基于OrCAD／PSpice的晶體振蕩電路設(shè)計(jì)仿真

摘要：通過對電容三點(diǎn)式振蕩電路和石英晶體振蕩器等效電路的計(jì)算分析，設(shè)計(jì)并改進(jìn)了石英晶體振蕩器電路。在OrCAD／PSpice環(huán)境中完成了電路的時(shí)域和頻域仿真分析，對影響振蕩電路起振特性的因素進(jìn)行了探討，進(jìn)一步驗(yàn)證了PSpice電路仿真設(shè)計(jì)的合理性和可靠性。給出了發(fā)生電路的振蕩、穩(wěn)幅波形，測量了振蕩周期和振蕩頻率，并與理論值做出比較。結(jié)果表明，設(shè)計(jì)的振蕩電路波形好，振蕩頻率穩(wěn)定，易于實(shí)現(xiàn)，可廣泛應(yīng)用于工程設(shè)計(jì)領(lǐng)域。
關(guān)鍵詞：OrCAD／PSpice；正弦波；石英晶體振蕩器；電路仿真

0 引言
    隨著微電子、計(jì)算機(jī)技術(shù)的快速發(fā)展，電子產(chǎn)品開發(fā)都實(shí)現(xiàn)了電子設(shè)計(jì)自動(dòng)化。Cadence公司的OrCAD／PSpice就是其中功能強(qiáng)大的一種專用電路仿真軟件；它可對給定參數(shù)的復(fù)雜電路進(jìn)行直流、交流分析、瞬態(tài)分析、參數(shù)掃描和蒙特卡羅分析等，在電路設(shè)計(jì)初級階段進(jìn)行功能和性能的驗(yàn)證。本文以具體的振蕩電路對PSpice仿真過程作深入探討，對電子電路特性進(jìn)行仿真分析，為電路優(yōu)化設(shè)計(jì)提供可靠的理論依據(jù)。

1 電容三點(diǎn)式振蕩電路
    圖1為利用反饋原理設(shè)計(jì)的電容三點(diǎn)式振蕩電路，又稱科爾皮茲(Colpitts)振蕩器。圖中晶體管放大電路構(gòu)成主網(wǎng)絡(luò)，直流電源對電路提供偏置，LC并聯(lián)諧振回路構(gòu)成正反饋選頻網(wǎng)絡(luò)。其中C1，C2和Ce分別為高頻耦合電容和旁路電容；C3，C4為回路電容；L是回路電感；C4端接回基極構(gòu)成正反饋，反饋系數(shù)F=C3／C4。在不考慮寄生參數(shù)的情況下，據(jù)正弦振蕩的相位條件，振蕩頻率(單位：MHz)為：
   
    在Capture CIS中繪制電路原理圖，各元件參數(shù)如圖1所示，對電路瞬態(tài)分析，進(jìn)行時(shí)域仿真，仿真時(shí)間選擇5μs，設(shè)置Maximum step為10 ns，執(zhí)行仿真命令，在Probe中可清晰地看到電路的起振過程和光滑的輸出波形，起振時(shí)間約為1．0μs，如圖2所示。

    剛接通電源時(shí)電路中存在各種寬頻譜擾動(dòng)，頻率近似為LC選頻網(wǎng)絡(luò)諧振頻率的分量才能通過反饋網(wǎng)絡(luò)產(chǎn)生反饋電壓；經(jīng)線性放大和反饋不斷循環(huán)，振蕩電壓不斷增大。但晶體管線性范圍有限，隨著振幅增大放大器逐漸進(jìn)入飽和或截止區(qū)，增益逐漸下降；當(dāng)環(huán)路增益下降到1時(shí)，振幅停止增長，振蕩電路達(dá)到平衡，進(jìn)入等幅振蕩狀態(tài)。
    由圖可知，T=4．902-4．811=0．091 μs，f0=1／T≈10．98 MHz。與理論計(jì)算值比較，頻率失真主要是因?yàn)殡娐贩抢硐胩匦缘挠绊?，如晶體管內(nèi)部參數(shù)、分布電容、分布電感等。

2 石英晶體振蕩電路
    石英晶體振蕩器是利用石英晶體壓電效應(yīng)制成的一種諧振器件；圖3是其等效電路，Lq，Cq為晶片振動(dòng)時(shí)的等效動(dòng)態(tài)電感和電容，Rq等效為晶片振動(dòng)時(shí)的摩擦損耗，C0為靜態(tài)電容。

    由電路模型知，石英晶體有兩個(gè)諧振頻率。串聯(lián)上支路發(fā)生串聯(lián)諧振時(shí)的頻率：
   
    由于C0很小，諧振等效阻抗近似為Rq，呈純阻性，其阻值很小。當(dāng)頻率高于fs小于fp時(shí)。串聯(lián)上支路呈感性，并與C0發(fā)生并聯(lián)諧振，其諧振頻率：
   
    式中C為C0和Cq串聯(lián)后的電容。
    由上述分析；石英晶體工作在略高于呈感性的頻段內(nèi)，用來作為三點(diǎn)式電路中的回路電感，構(gòu)成并聯(lián)晶體振蕩器；工作在fs上，等效為串聯(lián)諧振電路，構(gòu)成串聯(lián)晶體振蕩器。設(shè)計(jì)并聯(lián)型石英晶體振蕩器如圖4所示。

    振蕩電路的選頻網(wǎng)絡(luò)由石英晶體和C3，C4組成。振蕩頻率可表示為：
   
    振蕩頻率基本由晶體固有頻率決定，與C’的關(guān)系很小，即由電容C1，C2不穩(wěn)定而引起的頻率漂移很小，振蕩頻率穩(wěn)定度很高。在Orcad／PSpice中對電路進(jìn)行瞬態(tài)分析，Probe中可清晰地看到晶體振蕩發(fā)生電路的穩(wěn)幅波形，如圖5所示。

    由上圖分析可知：振蕩波形穩(wěn)定，振蕩周期T=1．589 660-1．589 560=0．000 1 ms，f0=1／T≈10 MHz，與理論值基本一致。

3 改進(jìn)型石英晶體振蕩電路
    為增加石英晶體振蕩電路的實(shí)用性，外接一可調(diào)小電容Cs作為微調(diào)電容，用于校正振蕩頻率，Cs應(yīng)比Cq大。接入Cs得到新的串聯(lián)諧振頻率：
   
    串入Cs后并不影響并聯(lián)諧振頻率，當(dāng)Cs→0時(shí)，fs’=fp；當(dāng)Cs→∞時(shí)，fs’=fs；實(shí)際使用中用Cs作為微調(diào)電容，可使fs’在fs和fp之間的一個(gè)小范圍內(nèi)調(diào)整。在仿真調(diào)試中發(fā)現(xiàn)C5=8 pF時(shí)可輸出良好的波形，電路和波形如圖6所示。

    由圖7分析可知：振蕩波形很穩(wěn)定，振蕩周期為T=1．633 425-1．633 325=0．000 1 ms，f0=1／T≈10 MHz，與無Cs基本一致。

4 結(jié)語
    本文在電容三點(diǎn)式振蕩電路基礎(chǔ)上設(shè)計(jì)并改進(jìn)了石英晶體振蕩電路；通過OrCAD／Pspice仿真分析，以圖像可視化方式顯示了電路起振過程及輸出波形，并通過仿真驗(yàn)證，電路輸出波形好，諧波分量小。基于PSpice電路仿真設(shè)計(jì)快捷、直觀，避免了傳統(tǒng)設(shè)計(jì)方法為確定元件參數(shù)進(jìn)行的復(fù)雜運(yùn)算。