什么是數(shù)字電路？如何快速入門數(shù)字電路基礎(chǔ)？

用數(shù)字信號完成對數(shù)字量進行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運算和邏輯處理功能，所以又稱數(shù)字邏輯電路?，F(xiàn)代的數(shù)字電路由半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。邏輯門是數(shù)字邏輯電路的基本單元。存儲器是用來存儲二進制數(shù)據(jù)的數(shù)字電路。從整體上看，數(shù)字電路可以分為組合邏輯電路和時序邏輯電路兩大類。

從前面的介紹，大家已經(jīng)了解到數(shù)字電路是以二值數(shù)字邏輯為基礎(chǔ)的，其工作信號是離散的數(shù)字信號。電路中的電子晶體管工作于開關(guān)狀態(tài)，時而導(dǎo)通，時而截止。

數(shù)字電路的發(fā)展與模擬電路一樣經(jīng)歷了由電子管、半導(dǎo)體分立器件到集成電路等幾個時代。但其發(fā)展比模擬電路發(fā)展的更快。從60年代開始，數(shù)字集成器件以雙極型工藝制成了小規(guī)模邏輯器件。隨后發(fā)展到中規(guī)模邏輯器件;70年代末，微處理器的出現(xiàn)，使數(shù)字集成電路的性能產(chǎn)生質(zhì)的飛躍。

數(shù)字集成器件所用的材料以硅材料為主，在高速電路中，也使用化合物半導(dǎo)體材料，例如砷化鎵等。

邏輯門是數(shù)字電路中一種重要的邏輯單元電路 。TTL邏輯門電路問世較早，其工藝經(jīng)過不斷改進，至今仍為主要的基本邏輯器件之一。隨著CMOS工藝的發(fā)展，TTL的主導(dǎo)地位受到了動搖，有被CMOS器件所取代的趨勢。

近幾年來，可編程邏輯器件PLD特別是現(xiàn)場可編程門陣列FPGA的飛速進步，使數(shù)字電子技術(shù)開創(chuàng)了新局面，不僅規(guī)模大，而且將硬件與軟件相結(jié)合，使器件的功能更加完善，使用更靈活。

數(shù)字電路或數(shù)字集成電路是由許多的邏輯門組成的復(fù)雜電路。與模擬電路相比，它主要進行數(shù)字信號的處理(即信號以0與1兩個狀態(tài)表示)，因此抗干擾能力較強。數(shù)字集成電路有各種門電路、觸發(fā)器以及由它們構(gòu)成的各種組合邏輯電路和時序邏輯電路。一個數(shù)字系統(tǒng)一般由控制部件和運算部件組成，在時脈的驅(qū)動下，控制部件控制運算部件完成所要執(zhí)行的動作。通過模擬數(shù)字轉(zhuǎn)換器、數(shù)字模擬轉(zhuǎn)換器，數(shù)字電路可以和模擬電路互相連接。

1、 同時具有算術(shù)運算和邏輯運算功能

數(shù)字電路是以二進制邏輯代數(shù)為數(shù)學(xué)基礎(chǔ)，使用二進制數(shù)字信號，既能進行算術(shù)運算又能方便地進行邏輯運算(與、或、非、判斷、比較、處理等)，因此極其適合于運算、比較、存儲、傳輸、控制、決策等應(yīng)用。

2、 實現(xiàn)簡單，系統(tǒng)可靠

以二進制作為基礎(chǔ)的數(shù)字邏輯電路，可靠性較強。電源電壓的小的波動對其沒有影響，溫度和工藝偏差對其工作的可靠性影響也比模擬電路小得多。

3、 集成度高，功能實現(xiàn)容易

集成度高，體積小，功耗低是數(shù)字電路突出的優(yōu)點之一。電路的設(shè)計、維修、維護靈活方便，隨著集成電路技術(shù)的高速發(fā)展，數(shù)字邏輯電路的集成度越來越高，集成電路塊的功能隨著小規(guī)模集成電路(SSI)、中規(guī)模集成電路(MSI)、大規(guī)模集成電路(LSI)、超大規(guī)模集成電路(VLSI)的發(fā)展也從元件級、器件級、部件級、板卡級上升到系統(tǒng)級。電路的設(shè)計組成只需采用一些標(biāo)準(zhǔn)的集成電路塊單元連接而成。對于非標(biāo)準(zhǔn)的特殊電路還可以使用可編程序邏輯陣列電路，通過編程的方法實現(xiàn)任意的邏輯功能。

1.實現(xiàn)D觸發(fā)器邏輯

//基本D觸發(fā)器

module D_EF(Q,D,CLK)

input D,CLK;

output Q;

reg Q; //在always語句中被賦值的信號要聲明為reg類型 寄存器定義

always @ (posedge CLK)

begin Q <= D; end

endmodule

//帶異步清0、異步置1的D觸發(fā)器

module D_EF(q,qn,d,clk,set,reset)

input d,clk,set,reset;

output q,qn;

reg q,qn;//寄存器定義

always @ (posedge clk or negedge set or negedge reset)

begin

if(!reset) begin q<=0;qn<=1;end//異步清0，低有效

else if(!set) begin q<=1;qn<=1;end //異步置1，低有效

else begin q<=d;qn<=~d;end

end

endmodule

//帶同步清0、同步置1的D觸發(fā)器

module D_EF(q,qn,d,clk,set,reset)

input d,clk,set,reset;

output q,qn;

reg q,qn;

always @ (posedge clk)

begin

if(reset) begin q<=0;qn<=1;end//同步清0，高有效

else if(set) begin q<=1;qn<=1;end //同步置1，高有效

else begin q<=d;qn<=~d;end

end

endmodule

2.一個二選一mux 和一個inv實現(xiàn)異或

1^ 0 = 1

0 ^ 0 = 0

0 ^ 1 = 1

1 ^ 1 = 0

==》

b=0時輸出 y=a;

b = 1時 y=~a

3.邏輯代數(shù)基本運算

4.FPGA求三角函數(shù)，反三角函數(shù)

復(fù)雜運算——cordic算法

Cordic的方法核心就是偽旋轉(zhuǎn)，將旋轉(zhuǎn)角θ細(xì)化成若干個大小固定的角度θi，規(guī)定θi滿足tanθi = 2^-i，通過一系列的迭代旋轉(zhuǎn)，每次旋轉(zhuǎn)θi，i為迭代次數(shù)，規(guī)定∑θi的范圍即旋轉(zhuǎn)角度θ的范圍為[-99.7, 99.7]。如果θ的大于這個范圍則可通過三角運算操作轉(zhuǎn)化到該范圍的角度。

xn = 1/∏cosθi (x0cosθ – y0sinθ)

yn = 1/∏cosθi (y0cosθ – x0sinθ)

伸縮因子，KN = 1 / ∏cosθi，已知迭代次數(shù)，我們可以預(yù)先計算KN的值。

我們預(yù)先計算出KN的值，然后令x0 = ∏cosθi，y0 = 0，則上述公式可化簡為

xn = cosθ

yn = sinθ

即可實現(xiàn)正弦、余弦操作了。

5.FPGA實現(xiàn)FIFO控制器

https://download.csdn.net/download/u014485485/10681181

6.全加器

7.SRAM，SSRAM，DRAM，SDRAM

SRAM 利用寄存器來存儲信息，所以一旦掉電，資料就會全部丟失，只要供電，它的資料就會一直存在，不需要動態(tài)刷新，所以叫靜態(tài)隨機存儲器。

DRAM 利用MOS管的柵電容上的電荷來存儲信息，一個DRAM的存儲單元存儲的是0還是1取決于電容是否有電荷，有電荷代表1，無電荷代表0。但時間一長，由于柵極漏電，代表1的電容會放電，代表0的電容會吸收電荷，這樣會造成數(shù)據(jù)丟失，因此需要一個額外設(shè)電路進行內(nèi)存刷新操作。刷新操作定期對電容進行檢查，若電量大于滿電量的1/2，則認(rèn)為其代表1，并把電容充滿電;若電量小于 1/2，則認(rèn)為其代表0，并把電容放電，藉此來保持?jǐn)?shù)據(jù)的連續(xù)性。這也是DRAM中的D(Dynamic動態(tài))的意思。由于DRAM只使用一個MOS管來存信息，所以集成度可以很高，容量能夠做的很大。SDRAM比它多了一個與CPU時鐘同步。

SRAM(Static Dynamic Random Access Memory)，它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。不像DRAM內(nèi)存那樣需要刷新電路，每隔一段時間，固定要對DRAM刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會消失，因此SRAM具有較高的性能，但是SRAM也有它的缺點，即它的集成度較低，相同容量的DRAM內(nèi)存可以設(shè)計為較小的體積，但是SRAM卻需要很大的體積，所以在主板上SRAM存儲器要占用一部分面積。

異步SRAM的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。

SSRAM(Synchronous SRAM)即同步靜態(tài)隨機存取存儲器。同步是指Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn);隨機是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進行數(shù)據(jù)讀寫。

SDRAM(Synchronous Dynamic Random Access Memory)同步動態(tài)隨機存取存儲器，同步是指Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn);動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失;隨機是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進行數(shù)據(jù)讀寫。

DDR SDRAM(Double-Date-Rate SDRAM)也稱作DDR RAM，這種改進型的RAM和SDRAM是基本一樣的， 不同之處在于它可以在一個時鐘讀寫兩次數(shù)據(jù)，這樣就使得數(shù)據(jù)傳輸速度加倍了。這是目前電腦中用得最多的內(nèi)存，在很多高端的顯卡上，也配備了高速DDR RAM來提高帶寬，這可以大幅度提高3D加速卡的像素渲染能力。

https://blog.csdn.net/acs713/article/details/8139404

8.D觸發(fā)器二分頻電路

9.有源濾波器和無源濾波器

濾波器有無源和有源之分,無源濾波器是利用電感、電容和電阻的組合設(shè)計構(gòu)成的濾波電路，可濾除某一次或多次諧波。有源濾波器是利用可關(guān)斷電力電子器件，產(chǎn)生與負(fù)荷電流中諧波分量大小相等、相位相反電流來抵消諧波的濾波裝置。

無源可以看成額外吸收諧波的負(fù)載，被動的吸收諧波;有源可以看成電源，主動的生成反向諧波。

對于這個的理解可以從英文來理解。 (Passive power filter,PPF)，passive 可以理解為被動的消極的 專業(yè)翻譯就是無源的。(Active power filter，APF) active 可以理解為主動的，積極的，專業(yè)翻譯就是有源的。

10.傅里葉變換/拉普拉斯變換/Z變換

三種變換均是是將原先的時域信號變換到頻域進行表示，在頻域分析信號的特征。當(dāng)信號變換到頻域后，就會出現(xiàn)很多時域中無法直接觀察到的現(xiàn)象。比如F域中的頻譜響應(yīng);L域中的系統(tǒng)穩(wěn)定性判斷;Z域濾波器設(shè)計。

傅里葉變換粗略分來包括連續(xù)時間傅里葉變換(CTFT)、離散時間傅里葉變換(DTFT)。

CTFT是將連續(xù)時間信號變換到頻域，將頻率的含義擴充之后，就得到拉普拉斯變換。

DTFT是將離散時間信號變換到頻域，將頻率的含義擴充之后，就得到Z變換。

簡而言之：

傅里葉變換只能對能量有限的信號進行變換(也就是可以收斂的信號)，無法對能量無限的信號進行變換(無法收斂的信號)進行變換!

因此，拉氏變換由此誕生，他就是在傅里葉變換公式中乘以一個雙肩因子，使得能量無限的信號也能進行時頻變換!

Z變換就是離散化的拉氏變換!

電子設(shè)備從以模擬方式處理信息，轉(zhuǎn)到以數(shù)字方式處理信息的原因，主要在以下幾個方面：

穩(wěn)定性好：數(shù)字電路不像模擬電路那樣易受噪聲的干擾。

可靠性高：數(shù)字電路中只需分辨出信號的有與無，故電路的組件參數(shù)，可以允許有較大的變化(漂移)范圍。

可長期存儲：數(shù)字信息可以利用某種媒介，如磁帶、磁盤、光盤等進行長時期的存儲。

便于計算機處理：數(shù)字信號的輸出除了具有直觀、準(zhǔn)確的優(yōu)點外，最主要的還是便于利用電子計算機來進行信息的處理。

便于高度集成化：由于數(shù)字電路中基本單元電路的結(jié)構(gòu)比較簡單，而且又允許組件有較大的分散性，這就使我們不僅可把眾多的基本單元做在同一塊硅片上，同時又能達(dá)到大批量生產(chǎn)所需要的良率。