基于PSpice的階梯波發(fā)生器分析與設(shè)計(jì)
PSpice通用電路仿真軟件目前已廣泛地應(yīng)用于電子線路的設(shè)計(jì)中，因此在電子技術(shù)的教學(xué)與實(shí)驗(yàn)中也應(yīng)充分重視PSpice的學(xué)習(xí)和運(yùn)用。對于電路設(shè)計(jì)，采用仿真的手段，可以大量地減少硬件調(diào)試過程中出現(xiàn)的各種問題，易于電路的實(shí)現(xiàn)。
2 階梯波發(fā)生器的設(shè)計(jì)
階梯波發(fā)生器的應(yīng)用很廣泛，設(shè)計(jì)方法也很多，本文采用模擬電路中的基本模塊電路進(jìn)行階梯波的設(shè)計(jì)，是為了便于利用PSpice對各功能電路及整個系統(tǒng)進(jìn)行深入的分析。原理框圖如圖1所示。
階梯波發(fā)生器的電路如圖2所示。
2.1 方波發(fā)生器
方波發(fā)生器由反向輸入的滯回比較器(U1及外圍元件構(gòu)成)和R4C1構(gòu)成，其中滯回比較器的閾值電壓
式中Vz為穩(wěn)壓管的穩(wěn)壓值。電容器的最高充電電壓和最低放電電壓即是兩個閾值電壓的值。輸出方波周期
通過調(diào)節(jié)相關(guān)參數(shù)可改變電路的振蕩頻率。
圖3所示為利用PSpice仿真的電容上電壓的波形以及方波發(fā)生器的輸出振蕩波形。
2.2 微分與限幅電路
微分電路采用簡單的電路形式，由C2和D 8及與之并聯(lián)的負(fù)載構(gòu)成，要求電容充放電的時間常數(shù)遠(yuǎn)小于輸入方波的周期，使電容C2上電壓近似等于輸入方波的波形。圖4的仿真波形分別為微分電路輸出的波形、電容C2電壓波形及輸入方波的波形。
限幅電路主要由二極管D7構(gòu)成，將微分電路形成的反向尖脈沖削掉。D8也兼作反向限幅的作用，限幅電路輸出波形如圖5所示。
2.3 積分累加電路
積分累加電路由U2、R5和C3構(gòu)成，將限幅電路輸出的尖脈沖進(jìn)行積分累加，從而輸出階梯波，為實(shí)現(xiàn)周期性的階梯波，采用電子開關(guān)電路對累加器進(jìn)行控制，當(dāng)C3上電壓累加到規(guī)定值，對其進(jìn)行放電。輸出階梯波的階梯數(shù)可由C3與C2的比值進(jìn)行控制。
2.4 電子開關(guān)電路與比較器
電子開關(guān)在這里由結(jié)型場效應(yīng)管J2N4393擔(dān)任，其導(dǎo)通和截止由比較器輸出電壓控制。J2N4393的PSpice模型參數(shù)如下：
.model J2N4393 NJF(Beta=9.109m Betatce="-".5 Rd= 1 Rs= 1 Lambda="6m" Vto="-1".422
+ Vtotc="-2".5m Is="205".2f Isr= 1.988p N = 1 Nr= 2 Xti="3" Alpha="20".98u
+ Vk="123".7 Cgd="4".57p M=.4069 Pb="1" Fe=.5 Cgs="4".06p Kf="123E-18"
+ Af="1")
其中夾斷電壓Vto的值主要決定了飽和漏極電流，間接地影響了積分器中C3的放電是否徹底，因此本文采用Vto作為參數(shù)，對J2N4393的轉(zhuǎn)移特性進(jìn)行了參數(shù)掃描仿真，如圖6所示。
Vto分別取值為-2、-1.5、-1、-0.5、0V下的轉(zhuǎn)移特性曲線仿真如圖7所示。
通過仿真確定了當(dāng)Vto=-0.5V，飽和漏極電流為2.5mA時，可獲得較好的階梯波輸出波形，如圖8所示。
比較器電路主要由U3及其外圍元件構(gòu)成，也構(gòu) 成了滯回比較器，閾值電壓分別約為0v和-10V。其輸出控制電子開關(guān)的導(dǎo)通與截止，同時通過D4也控制了方波發(fā)生器，使得電子開關(guān)導(dǎo)通的同時開始一個新的階梯波周期。比較器輸出波形如圖9所示。
比較器輸出波形 src="/upload/2007_12/0712211017206611.jpg">
輸出階梯波的波形如圖10所示。
3 結(jié)語
在利用PSpice對階梯波發(fā)生器進(jìn)行仿真分析的基礎(chǔ)上，進(jìn)行了硬件的安裝和調(diào)試，誤差范圍內(nèi)輸出波形與仿真結(jié)果相同。PSpice在這里作為一個軟件的實(shí)驗(yàn)平臺，對硬件電路的調(diào)試具有很強(qiáng)的指導(dǎo)作用，可使調(diào)試少走很多彎路，并有助于學(xué)生對電路的深入理解。
下載文檔
