隨著現代印刷電路板(PCB)、多芯片模塊(MCM)、堆疊式祼片以及硅通孔(TSV)器件上封裝器件越來越密集、越來越復雜，遭遇封裝器件失效的可能性也越來越明顯、越來越成問題。
失效分析工程師一直在不斷地設法優(yōu)化工具、算法和電路編輯的效率以提高良率。SystemNav™是微捷碼設計自動化有限公司專為設計師和失效分析工程師提供的一款新工具，它可徹底隔離造成封裝器件失效或性能降低的源頭。其中部分是通過讓用戶從祼片到系統(tǒng)層并從系統(tǒng)層到祼片地快速追蹤信號，實施故障隔離和修復；追蹤到信號后再讓工程師從物理上將失效分析工具導航到X、Y位置，確認失效的根源從而實現。
傳統(tǒng)上，封裝器件是由金屬引線框架和通過綁定線與金屬引線框架固定的裸片所組成。這項技術現已非常成熟且失效機制也廣泛被接受。隨著一個器件中包含100多個連接以及一個系統(tǒng)包含多個器件這些狀情況的接連出現，封裝器件需要進行重大改變才可滿足目前封裝技術需求。半導體器件可直接貼裝在PCB上，完全替代引線架構封裝。許多的PCB也可貼裝到傳統(tǒng)引線框架封裝中，此項技術即是眾所周知“介入物（interposition）”。
由于這類封裝密度大、復雜性高，因此制造商主要負責最后封裝產品的質量和良率；這就需要質量保障(QA)團隊與失效分析(FA)團隊緊密協(xié)作，對封裝產品上多個器件加以分析。
封裝器件隨著尺寸發(fā)展， IC失效分析算法和工具變得尤為重要。除了多個堆疊式祼片和硅通孔(TSV)器件以外，多PCB層中的嵌入式被動元件又將QAFA復雜性和挑戰(zhàn)提到了一個新的高度。目前，標準的封裝一般都超過1,000個連接。所有上述提及的技術變化給FA工藝帶來了新的挑戰(zhàn)。
微捷碼進一步擴展了Camelot™基于IC的CAD導航工具的功能，加入了IC失效分析功能以進行封裝器件失效分析，加入了電路編輯功能以實現與芯片和PC板的系統(tǒng)級無縫導航和CAD支持的故障定位。它可從電路板到芯片或從芯片到芯片地追蹤電信號；追蹤各類連接，比如：倒裝芯片貼裝、線焊(wire bond)和TSV；它可將內嵌缺陷圖和熱像圖疊加到版圖數據上；通過3D橫截面分析和電路圖交叉映射等附加功能，還能夠實現小區(qū)域內多個層面可視化。此外，它還可通過疊加內嵌圖像到電氣痕跡上、交叉映射電路原理圖到版圖上以隔離并研究故障機制，再傳達給故障分析(FA)工具以實現精確的CAD導航。
就職于半導體公司的失效分析團隊主要負責最終封裝工作，即在PCB上貼裝一個或多個硅芯片。分析裝置上CAD支持的導航是CAD數據查看和基于CAD分析的“實際”標準。CAD導航技術范圍現已得到了進一步擴展，不僅分析芯片，而且芯片貼裝所在的PCB也在其分析范圍內。
STMicroelectronics 公司的Quentin Saulnier強調說：“隨著芯片功能越來越多、芯片空間越來越窄，封裝方面多芯片模塊和系統(tǒng)的引入讓我們一直不斷地面臨新的挑戰(zhàn)。這些新挑戰(zhàn)來源自封裝內的祼片與專屬堆疊式祼片之間的互連。盡管如此，我們仍不得不引入更多這類技術以完善封裝，微捷碼的SystemNav正是一款能夠解決上述所有問題的工具。這也就是為何我們已著手評估SystemNav是否可行的原因所在。”
多芯片模塊/PCB可按以下配置進行設計：
(1) 板上多個祼片(BGA)
(2) 板上多個祼 片(線焊)
(3) 祼片與祼片連接
(4, 5) 堆疊式祼片(線焊/BGA)
(6)系統(tǒng)化封裝
下圖描述了PCB內層的一個并行面，圖中顯示一個裂縫已貫穿了所有這些銅痕跡。采用SystemNav，用戶在此圖上隔離、調整并疊加此層面；接著再通過與客戶配置接口（聚焦離子速）溝通，實施必要的電路重新編輯以修復故障。
顯示有裂縫的 PCB內層并行面。
來源：Sem Lab公司
PC板的CAD視圖
上圖顯示了一個PCB版圖的圖型用戶界面(GUI)。白色節(jié)點代表了位于電路板上祼片的PAD層連接。紅色、黃色、粉紅色和藍色信號代表的則是所選定的網路痕跡。需注意的是，粉紅和藍色痕跡代表的是位于相同電路板上兩個祼片間連接。
正如本文所強調的，封裝器件上失效情況正日益普及，失效分析 工程師正尋找一種可優(yōu)化其工具效率以提高良率的方法。微捷碼的SystemNav可徹底隔離造成封裝器件失效或性能降低的源頭。
下載文檔
