基于USB2.0的高速數(shù)據(jù)采集系統(tǒng)

摘 要： 在數(shù)據(jù)采集領域，基于FPGA和USB2.0的數(shù)據(jù)采集系統(tǒng)具有速度快、容易擴展等特點，因其具有的即插即用的功能，使它能適合更廣泛的應用場合。在數(shù)據(jù)采集與傳輸控制電路設計部分，給出了該模塊的內(nèi)部結構設計詳圖,詳細論述了FPGA內(nèi)部各個功能電路的設計思路和具體實現(xiàn)過程。
關鍵詞： USB； 數(shù)據(jù)采集； FPGA； 固件程序

　　數(shù)據(jù)采集在現(xiàn)代工業(yè)生產(chǎn)及科學研究中的重要地位日益突出，并且對實時高速數(shù)據(jù)采集的要求也不斷提高。在信號測量、圖像處理、音頻信號處理等一些高速、高精度的測量中，都要求進行高速、高精度的數(shù)據(jù)采集。這就對數(shù)據(jù)采集系統(tǒng)的設計提出了兩個方面的要求：一方面，要求接口簡單靈活且有較高的數(shù)據(jù)傳輸率；另一方面，由于數(shù)據(jù)量通常都較大，要求主機能夠?qū)?shù)據(jù)做出快速反應，并及時進行分析和處理。
　　實現(xiàn)數(shù)據(jù)傳輸與采集，可選擇如下3種方法：
　　(1)使用傳統(tǒng)的串/并口來進行。使用傳統(tǒng)的串口來完成，如RS232，其傳輸速率為幾十kb/s到100 kb/s，而系統(tǒng)所要求的數(shù)據(jù)傳輸速率很高，而且還要實現(xiàn)數(shù)據(jù)的傳輸與采集同步進行，因此，串口的速率遠遠達不到實時要求；對于并口,雖然它的傳輸速率可達到1 Mb/s以上，但由于探測器與主機的相距較遠，因此，布線比較復雜。
　　(2)采用通用的高速數(shù)據(jù)采集卡。高速數(shù)據(jù)采集卡，如ISA或PCI卡來實現(xiàn)數(shù)據(jù)傳輸與采集以及數(shù)據(jù)的存儲處理；這些采集卡雖然在數(shù)據(jù)存取速度上可滿足系統(tǒng)要求，但仍然存在很多缺點，比如安裝復雜，價格昂貴，兼容性不好而且還要受計算機插槽數(shù)量、地址和中斷資源的限制，可擴展性也比較差等。
　　(3)使用USB2.0通用串行接口總線。USB接口是一種重要的計算機外設接口，它支持熱插拔和即插即用，因此使用非常方便,而且傳輸速率高，USB2.0支持高達480 Mb/s的數(shù)據(jù)傳輸速率。USB接口實現(xiàn)了計算機與多個外圍設備的簡單高速互聯(lián)；既省去計算機外部過多電纜，又避免了像PCI接口那樣的插入式接口板帶來的操作危險性及筆記本電腦無處可插的尷尬。因此，將USB技術應用于數(shù)據(jù)采集非常適合[1-2]。
　　經(jīng)綜合考慮，在此選擇采用USB2.0接口來完成對數(shù)據(jù)的傳輸與采集。
1 數(shù)據(jù)傳輸和采集系統(tǒng)方案設計
　　數(shù)據(jù)傳輸和采集系統(tǒng)主要由三部分組成，USB2.0通道、FPGA的數(shù)據(jù)雙緩沖器、狀態(tài)寄存器和A/D轉換器組成。如圖1所示。

　　CY7C68013是一款基于USB2.0的芯片，其作用是使主機所發(fā)送的命令序列經(jīng)USB2.0端口輸出，實現(xiàn)對數(shù)據(jù)采集系統(tǒng)的控制；同時把A/D采集的數(shù)據(jù)以高速的數(shù)據(jù)序列發(fā)送到主機，其中USB2.0提供一個能和計算機連接的數(shù)據(jù)傳輸接口。
　　FPGA的作用主要是利用內(nèi)部的SRAM提供對數(shù)據(jù)輸出/輸入的雙緩沖，采用雙緩沖的原因與USB中的大端點所配置的雙緩沖類似，均是防止數(shù)據(jù)的溢出和保證數(shù)據(jù)傳輸?shù)倪B續(xù)性。
　　A/D轉換器的作用是將所要采集的模擬量轉換成數(shù)字量；通過濾波和放大后，由FPGA接收、緩沖、存儲，經(jīng)USB2.0端口傳回至主機工作站。高速A/D轉換器采用的是轉換速率為20 MHz的MAX1425[3]。
　　系統(tǒng)工作過程為：主機通過CY7C68013給數(shù)據(jù)采集系統(tǒng)一個采樣控制命令，該命令存入FPGA的控制寄存器中，F(xiàn)PGA根據(jù)該命令向A/D轉換器發(fā)出相應控制信號；由于ADC采樣率為10 MHz，為和PC運行速度相匹配，在FPGA內(nèi)部生成一個FIFO緩存器。A/D轉換器在FPGA的ADC接口控制電路控制下，把模擬信號轉換成數(shù)字信號,并將指定通道的采樣數(shù)據(jù)存入FPGA內(nèi)部FIFO緩存。同時FPGA的USB接口控制邏輯查詢CY7C68013是否空閑,如果CY7C68013空閑,那么由FPGA的USB接口控制邏輯將指定通道的采樣結果從FPGA內(nèi)部FIFO緩存送入CY7C68013的內(nèi)部FIFO。當CY7C68013內(nèi)部的FIFO容量達到一定程度后，CY7C68013自動將數(shù)據(jù)打包傳送到PC機。由于固件程序把CY7C68013設置為特定的自動模式，因此CY7C68013把數(shù)據(jù)送往PC機期間的所有操作不需要CY7C68013中CPU的干預,從而保證足夠的數(shù)據(jù)傳輸速率。采樣過程中FPGA的USB接口控制邏輯依次取走批量數(shù)據(jù)，在USB接口打包傳送時A/D仍然持續(xù)轉換，F(xiàn)PGA內(nèi)部FIFO也被持續(xù)寫入轉換結果。
2 硬件設計
　　系統(tǒng)的硬件由模數(shù)轉換接口電路、數(shù)據(jù)采集與傳輸控制電路和接口電路構成。
2.1 模數(shù)轉換電路設計
　　模數(shù)轉換接口電路是整個系統(tǒng)的重要組成部分，它由低通濾波器、多路選擇開關和A/D轉換器構成，如圖2所示。在系統(tǒng)中起這個作用的核心器件是A/D轉換芯片MAX1425。

　　8路模擬輸入信號分別經(jīng)過由運放THS4052構成的抗混疊低通濾波器去除高頻成分，防止信號產(chǎn)生“混疊現(xiàn)象”。1/8模擬信號選擇器根據(jù)來自FPGA板的地址碼，控制模擬信號選擇器74HC4051選通8路輸入中的其中一路到輸出端，送到模數(shù)轉換器MAX1425將模擬信號轉換為數(shù)字信號。MAX1425的控制信號由FPGA板提供，MAX1425在控制信號的作用下，以適當?shù)臅r序完成轉換工作。
2.2 數(shù)據(jù)采集與傳輸控制電路
　　數(shù)據(jù)采集與傳輸控制電路的開發(fā)工作主要集中在FPGA上。FPGA負責在EZ-USB FX2與ADC芯片之間的緩沖與控制。一邊與ADC接口，另一邊與USB接口，產(chǎn)生數(shù)據(jù)采集、通道切換、A/D轉換、FIFO所需的全部控制信號，實現(xiàn)對傳輸數(shù)據(jù)的緩存、讀/寫控制、時鐘、輸出使能、端點的選擇以及對ADC的控制等功能。
　　FPGA內(nèi)部設計框圖如圖3所示，由FIFO、USB接口控制狀態(tài)機、ADC接口控制狀態(tài)機、三態(tài)門緩沖器、控制寄存器組幾部分構成。圖中由右向左的寬箭頭表示數(shù)據(jù)流，F(xiàn)D[9:0]是與USB接口芯片連接的雙向數(shù)據(jù)總線。由左向右的寬箭頭表示傳送來自PC機的控制信號。單線箭頭表示輸入輸出及FPGA內(nèi)部各個模塊間的控制信號線。

　　從數(shù)據(jù)流向看，數(shù)據(jù)在ADC接口控制狀態(tài)機的協(xié)調(diào)下，通過ADC接口送入FPGA的FIFO中，經(jīng)過FIFO的緩沖后，在USB接口控制狀態(tài)機的協(xié)調(diào)下對三態(tài)門進行控制：當USB接口控制狀態(tài)機對三態(tài)門的輸出為高時，三態(tài)門開啟，數(shù)據(jù)通過三態(tài)門傳輸?shù)紽PGA外的USB接口；當USB接口控制狀態(tài)機對三態(tài)門的控制輸出為低時，三態(tài)門呈現(xiàn)高阻態(tài)，F(xiàn)PGA的這幾個引腳此時作為輸入引腳。此種狀態(tài)下,來自PC機的控制信號通過USB接口芯片CY7C68013從FD[15:0]送入FPGA中，在USB接口控制狀態(tài)機的控制下，來自PC的控制信息存入控制寄存器組。并由ADC接口控制狀態(tài)機來控制送往FPGA外的ADC接口，作為對ADC的控制，如通道的選擇。
2.2.1 FPGA內(nèi)ADC接口模塊設計[4]
　　MAX1425和74HC4051的控制信號都由FPGA產(chǎn)生，接口電路如圖4所示。

　　FPGA的工作時鐘為60 MHz,該時鐘經(jīng)分頻成10 MHz提供給MAX1425作為工作時鐘，同時也作為FPGA內(nèi)其他邏輯的工作時鐘。由FPGA內(nèi)狀態(tài)機控制當CS#為低和ADC_Convst為高，MAX1425進入采樣保持狀態(tài)。當Clock的第一個上升沿到來，MAX1425開始轉換。RD#輸出為低，MAX1425把轉換結果放到數(shù)據(jù)總線上，F(xiàn)PGA開始讀入10位數(shù)據(jù)(FD[15:0]中10~15六位數(shù)據(jù)線懸空，使數(shù)據(jù)線和AD的位數(shù)匹配)。
　　FPGA控制寄存器的Sel[0:2]信號作為74HC4051的通道選擇信號，從而從8路模擬信號中選擇1路作為MAX1425的輸入。完成一次轉換后，當ADC_Convst再次為高時，開始下一輪轉換?！　?br />2.2.2 FPGA內(nèi)USB接口模塊設計
　　如圖5所示是Slave模式下FX2與FPGA的連接示意圖。右邊是EZ-USBFx2芯片CY7C68013的引腳，左邊是FPGA中USB接口模塊部分對應的信號[5-6]。

2.2.3 FPGA內(nèi)USB接口控制狀態(tài)機的設計
　　FPGA內(nèi)USB接口控制狀態(tài)機的狀態(tài)轉移圖如圖6所示。狀態(tài)個數(shù)共有6個，復位信號的模式設置為異步復位。狀態(tài)機主要分為讀、寫兩部分，包括讀取EP2中所包含的命令,然后存到FPGA的控制寄存器組中，以及將FPGA的FIFO中的數(shù)據(jù)讀出，然后寫入EP6端點緩沖區(qū)[7]。

　　該狀態(tài)機工作過程為：
　　(1) 系統(tǒng)加電或復位后，狀態(tài)機進入空閑狀態(tài)(idle )。
　　(2) 在空閑狀態(tài)下，當EP2不空時，進入read_0。狀態(tài)，從EP2中讀出PC發(fā)下來的控制命令。隨后進入read_1狀態(tài),把命令存到FPGA內(nèi)控制寄存器中,并把FPGA內(nèi)的FIFO清空(fifo_aclr1=′1′ )，以準備存儲采樣數(shù)據(jù)。之后再回到idle狀態(tài)。
　　(3)在空閑狀態(tài)下，當EP2為空(Fx2_empty=′0′)，而FPGA的FIFO不為空，即其中有數(shù)可讀(empty=0)并且EP6不滿時，進入write_0狀態(tài)。這里之所以要看EP2是否為空，是想優(yōu)先處理PC通過EP2傳來的命令。在write_0狀態(tài)下，選中對CY7C68013的EP6操作(ADDR=2’h2)，同時從FPGA內(nèi)部的FIFO中讀出一個數(shù)據(jù)；之后進入write_1狀態(tài),在此狀態(tài)下,把數(shù)據(jù)寫入CY7C68013。然后進入write_2狀態(tài),而write_2狀態(tài)的輸出與idle狀態(tài)相同，目的是提供一個時鐘周期的延遲。這是因為FPGA工作于60 MHz的時鐘下，比CY7C68013快，所以加入這樣一個延遲以保證可靠的數(shù)據(jù)傳輸[8]。
3 軟件設計
　　數(shù)據(jù)采集系統(tǒng)的軟件設計包括了三部分，如圖7所示。CY7C68013的固件，Windows平臺上USB設備驅(qū)動程序和應用程序。

　　在Windows操作平臺下，當有新的設備接入時，操作系統(tǒng)就會依據(jù)設備回傳的有關信息自動地調(diào)用相應的設備驅(qū)動程序。當USB設備的設備驅(qū)動程序裝載后，主機應用程序通過USB設備驅(qū)動程序與系統(tǒng)USBDI(USB Device Interface)進行通信，然后由系統(tǒng)產(chǎn)生USB數(shù)據(jù)的傳送動作。固件則是運行在外設接口芯片中的代碼，用以響應各種來自系統(tǒng)的USB標準請求，完成各種數(shù)據(jù)的交換工作和事務處理。
　固件架構實現(xiàn)了與USB兼容的外圍設備所需的基本功能。經(jīng)過鏈接(link)最小的描述符表文件，并對該架構做適當?shù)男薷幕蛱砑硬糠执a，就可以構建出完全兼容的設備固件架構。通過鏈接Cypress所提供的子程序碼，就有可能逐漸地構建出完全兼容功能的設備，固件程序的流程圖如圖8所示[9-10]。

　基于FPGA和USB2.0的高速實時數(shù)據(jù)采集系統(tǒng)采用FPGA、微控制器和計算機的混合系統(tǒng)，采用計算機的USB接口作為數(shù)據(jù)傳輸接口。軟件設計工作包括MCU的Firmware(固件程序)的設計、計算機上USB接口驅(qū)動程序的設計、計算機上應用程序的設計等部分。MCU在FPGA和計算機之間起著橋梁的作用，它要對USB接口進行控制，實現(xiàn)與計算機的通信，接受計算機的控制，要對它與FPGA的接口進行設置和控制，還會與FPGA進行對話，以實現(xiàn)對FPGA的工作模式的設置。
　　由于系統(tǒng)開發(fā)過程中涉及了硬件設計、微控制器軟件設計和PC機軟件設計，因此本設計的難度表現(xiàn)在軟、硬件的混合設計，MCU軟件和PC機軟件的聯(lián)合設計等綜合技能和全面的軟、硬件知識。
參考文獻
[1] 胡曉軍，張愛成.USB接口開發(fā)技術. 西安: 西安電子科技大學出版社，2005.
[2] 楊金巖，鄭應強，張振仁. 8051單片機數(shù)據(jù)傳輸接口擴展技術與應用實例.北京:人民郵電出版社，2005.
[3] 高光天.模數(shù)轉換器應用技術.北京:科學出版社，2000.
[4] Texas instruments.MAX1425 Datasheet，SBAS215， 2001.
[5] 王成，薛小剛，鐘信潮.FPGA/CPLD設計工具Xilinx ISE使用詳解.北京:人民郵電出版社，2005.
[6] 李暉，田書林.基于DSP和FPGA的高精度數(shù)據(jù)采集卡設計.電子設計應用，2006(10).
[7] 許永和.8051單片機USB接口程序設計.北京：北京航空航天大學出版社，2004.
[8] 虞鶴松，張飄，范剛.LED顯示屏高速數(shù)據(jù)通訊接口設計[J]. 國外電子元器件, 2005(2)：56-59.
[9] 徐愛鈞，彭秀華.單片機高級語言C51應用程序設計. 北京:電子工業(yè)出版社，1998.
[10] 夏宇聞.Verilog數(shù)字系統(tǒng)設計教程.北京:北京航空航天大學出版社，2004.