SoC(Systemon Chip,片上系統(tǒng))以其能提高產品性能、縮小產品體積等優(yōu)點,逐漸成為嵌入式系統(tǒng)發(fā)展的主流趨勢。SOPC(System On a Programmable Chip,可編程片上系統(tǒng))利用可編程邏輯器件來實現SoC,具有設計方式靈活,可裁減、可擴充、可升級,并具備軟硬件在系統(tǒng)可配置的性能。將處理器IP(Intellectual Property,知識產權)內核嵌入到可編程邏輯器件是SOPC設計的前提條件。
在Altera的FPGA器件上嵌入處理器等IP核可實現SOPC,設計時可使用的RISC處理器核有3種:ARM的工業(yè)標準處理器硬核ARM922T、Altera的16位Nios和32位Nios II處理器軟核,而片上總線可采用AMBA和Avalon兩種總線。在嵌入了ARM922T的Excalibur系列FPGA上,使用了AMBA總線的高性能總線AHB(Advanced High-performance Bus);而在可嵌入Nios的FPGA上則使用Avalon總線。這兩種總線也是目前SoC設計使用較多的片上總線標準。
1 片上總線與傳統(tǒng)總線體系的比較
片上總線是實現SoC中IP核連接最常見的技術手段,它以總線方式實現IP核之間的數據通信。片上總線規(guī)范一般需要定義各個模塊之間初始化、仲裁、請求傳輸、響應、發(fā)送接收等過程中的驅動、時序、策略等關系。
傳統(tǒng)總線協議中,仲裁器控制一至多個總線主設備與從設備的通信。總線主設備首先通過仲裁器來申請總線控制權,然后仲裁器才允許單一主設備訪問總線。如果多個主設備試圖同時訪問總線,仲裁器將根據既定的仲裁策略,將總線資源分配給其中一個主設備。例如,在優(yōu)先級仲裁機制中,優(yōu)先級高的主設備將首先得到總線控制權。
控制總線的主設備會占用總線,并與相應從設備通信。圖1說明了優(yōu)先級仲裁總線體系的結構,該體系在傳統(tǒng)微處理器系統(tǒng)中工作良好。由于主、從設備是位于印制板或底板上的獨立部件,總線需要驅動底板上的信號和連接器。而且,鑒于有限的印制板資源和可用I/O引腳數目,所有系統(tǒng)部件還必須共用總線。
片上總線無需驅動底板上的信號和連接器,使用更簡單且速度更快;同時,為了滿足帶寬要求,片上總線普遍采用并發(fā)多主設備總線體系。這種總線體系通過消除傳統(tǒng)總線系統(tǒng)中一次僅有一個主設備可以訪問系統(tǒng)總線的帶寬瓶頸,來增加系統(tǒng)帶寬。在此體系中,總線主設備競爭的是獨立的從設備,而非總線本身。
2 AMBA總線及其應用
2.1 AMBA總線
AMBA(Advanced Microcontroller Bus Architecture)總線用于高性能嵌入式系統(tǒng),獨立于處理器和制造工藝技術,增強了各種應用中外設和系統(tǒng)宏單元的可重用性。AMBA是多總線體系,目前的AMBA總線規(guī)范2.0版定義了3種可以組合使用的總線體系:APB(Advanced Peripheral Bus),ASB(Advanced System Bus),AHB。AHB是現階段AMBA的主要形式。
典型的AMBA總線結構如圖2所示。其中的高性能系統(tǒng)總線(AHB或ASB)主要用以滿足CPU和存儲器之間的帶寬要求。CPU、片內存儲器和DMA等高速設備連接在系統(tǒng)總線上,而系統(tǒng)的大部分低速外設則連接在低帶寬總線APB上。系統(tǒng)總線和外設總線之間用一個橋接器(AHB/ASB-APB-Bridge)連接。
AHB適用于高性能、高時鐘頻率的系統(tǒng)。作為高性能系統(tǒng)的骨干總線,AHB主要用于高性能、大吞吐量設備之間的連接,如CPU、片上存儲器、DMA設備和DSP或其它協處理器等,有支持并發(fā)多主設備、支持多種數據傳輸方式等主要特性。
在不必使用AHB的高速特性時,可選擇ASB作為系統(tǒng)總線。ASB也支持CPU、片上存儲器和片外處理器接口與低功耗外部宏單元之間的連接。ASB的主要特性與AHB類似,主要不同點是采用同一條雙向數據總線來讀、寫數
據。
APB非常簡單,適用于低速、低功耗的外設,只有一個總線主設備控制器,最大支持32位數據總線寬度,讀、寫數據總線分開。
2.2 AMBA在Excalibur器件中的應用
嵌入了ARM922T的Excalibur器件使用AHB1和AHB2兩種總線提供有效處理數據給不同片上外設:AHB2上的低速外設和AHB1上的高速外設。其優(yōu)點是可以分開高、低速外設,最大發(fā)揮較快外設的性能,從而提高整個系統(tǒng)的性能。圖3給出了基于ARM922T的Excalibur器件總線體系。
該總線體系通過總線橋允許ARM922T訪問片上外設和PLD。PLD中的外設通過PLD到模塊的橋訪問AHB2外設。在AHB1和AHB2總線上都有片上存儲器單元(SRAM、雙口SRAM和SDRAM)。為避免數據出錯,總線內部仲裁在每個存儲器單元中完成。
3 Avalon總線及其應用
3.1 Avalon總線
Avalon總線是SOPC設計中連接片上處理器和其它IP模塊的一種簡單總線協議,規(guī)定了主、從構件之間的端口連接以及通信時序關系。使用Avalon總線,能優(yōu)化處理器和外設間的數據流,提高系統(tǒng)的吞吐量,并且允許根據應用特性裁剪總線體系,從而獲得最佳的系統(tǒng)性能。Avalon總線有支持并發(fā)多主設備、自動生成仲裁機制、可配置等主要特性。
在基于Nios或者Nios II軟核的系統(tǒng)中,Avalon總線通過可編程邏輯器件內部的互連邏輯來連接處理器和其他外設。當某外設接收多個資源的數據時,多路復用器選擇正確數據。主設備無需訪問某個特定從設備時,它們之間的互連邏輯將被取消,從而節(jié)省硬件資源。
主-從設備對之間有專門接口,因此多個主設備可以同時啟動,并發(fā)傳輸數據給從設備。只有一個主設備訪問某從設備時,該主設備可以立即訪問目標從設備。有兩個主設備的并發(fā)多主設備的總線體系能提供高達兩倍的吞吐量;有3個主設備時,則能提供高達3倍的吞吐量。
兩個主設備競爭同一個從設備時,需要執(zhí)行從設備仲裁。對于基于Nios或者Nios II的系統(tǒng),系統(tǒng)生成軟件SOPC Builder完全在Avalon總線模塊內執(zhí)行從設備仲裁?？杀欢鄠€主設備訪問的從設備都有一個仲裁器,在SOPC Builder中也可以設置仲裁優(yōu)先級。
圖4說明了Avalon總線是如何實現從設備仲裁的。其中,系統(tǒng)主設備CPU和DMA控制器共享同一個從設備(數據存儲器外設),數據存儲器完成仲裁。如果所有主設備同時開始與從設備的數據傳輸,仲裁器會指定獲得從設備訪問權的主設備。CPU使用和DMA控制器之間的互連來建立DMA傳輸。
3.2 Avalon在SOPC設計中的應用
在FPGA系列器件上基于Nios或者Nios II進行SOPC設計時,Avalon總線規(guī)范由系統(tǒng)生成工具SOPC Builder自動生成。Avalon總線模塊作為系統(tǒng)模塊的主干,使系統(tǒng)外設間實現通信,很少作為分離單元使用。系統(tǒng)要與片外存儲器通信時,必須在Avalon總線和連接外部存儲器的總線之間加入Avalon三態(tài)橋,圖5給出了一個Avalon總線模塊框圖的實例。此時,需要選擇總線輸入信號是否需要寄存器寄存。寄存器會提高片外時鐘寄存邏輯的最大頻率,同時也增加延遲。
4 兩種片上總線比較
對兩種總線的主要特性進行比較,結果如表1所示。
AMBA和Avalon的不同點,決定了其應用范圍的不同。AMBA總線規(guī)范擁有眾多第三方支持,已成為廣泛支持的現有互連標準之一,主要用于基于ARM處理器核的SoC設計中。Avalon則主要用于在Altera系列FPGA上實現SOPC,其配置的簡單性、可由EDA工具快速生成等優(yōu)點,再加上受Altera極力推薦,其影響范圍也不可忽視,Nios II處理器的高性能也進一步擴充了Avalon總線的應用范圍。AMBA和Avalon這兩種總線都具有支持多主設備控制器、支持多種傳輸方式等特點,從而能滿足片上總線的要求。
5 結束語
系統(tǒng)中片上總線的選擇需要考慮總線的性能、應用范圍、可用IP核資源等,總線的具體應用形式也各有其特性。文中將片上總線與傳統(tǒng)總線進行比較,介紹了并發(fā)多主設備總線體系;同時通過對AMBA和Avalon兩種片上總線的詳細分析、比較,針對它們的不同特性及具體應用形式闡述了各自的應用范圍,從而方便設計師對這兩種片上總線的充分理解,為SOPC及其他SoC設計中的片上總線選擇和應用提供了參考。除了AMBA和Avalon之外,SoC設計中還可以選用IBM的CoreConnect、Silicore的Wishbone等總線,它們也各有其特點和適用領域。
下載文檔
