一種BiCMOS工藝的AB類自適應(yīng)偏置輸出級

(1．重慶郵電學(xué)院　重慶　400065；2．信息產(chǎn)業(yè)部電子二十四所　重慶　400060)

摘　要：介紹了一種采用BiCMOS工藝技術(shù)制造的具有較大的驅(qū)動能力、轉(zhuǎn)換速率和較低的功耗的AB類輸出級。他是利用跨導(dǎo)線性原理實現(xiàn)自適應(yīng)偏置的AB類輸出級。通過對這種結(jié)構(gòu)的工作原理，結(jié)構(gòu)特點的分析，仿真得出電阻負載為2 kΩ，電容負載為100 pF時的最大上升、下降轉(zhuǎn)換速率分別為40 V/μs和30 V/μs；在±15 V的電源下，靜態(tài)功耗小于10 mW。
關(guān)鍵詞：模擬集成電路；跨導(dǎo)線性原理；專用集成電路；放大器

1　引　言
通常設(shè)計運算放大器的輸出級時，要考慮他的驅(qū)動負載能力、輸出動態(tài)幅度、輸出阻抗以及頻率特性。好的輸出級電路應(yīng)具有強的驅(qū)動能力、底的輸出阻抗、大的輸出幅度和較好的頻率特性。
在BiCMOS電路中，由于BiCMOS工藝可以很方便地制造出雙極晶體管，所以常采用如圖1所示的射極輸出級電路形式，此時M₁只是用作恒流源作為Q₁的直流偏置。他的正向驅(qū)動能力，取決于輸出管的跨導(dǎo)，在負向輸出時，M₁必須用作負向驅(qū)動管。由于負向工作的MOSFET同正向工作的BJT的傳輸特性不一樣，輸出電壓的上升和下降速率是不同的，另外此類電路屬于甲類狀態(tài)，靜態(tài)功耗較大。

為了改善輸出電流驅(qū)動能力的對稱性還有一種常用的改進型電路如圖2所示，他加了一級CMOS共源放大器，提供一定的電流增益，并將輸入信號方向加到Q₁的基極，M₃所加信號與輸入信號同向，當輸出電流負向變化時，輸入信號正向變化，從而使M₃的電流吸收能力得到擴展，改善了電流驅(qū)動能力的對稱性，但是這種電路的輸出電阻比較大，同時下拉負載管M₃在正向輸出時無法關(guān)斷，所以功耗較大，難以適應(yīng)大電壓擺幅，大電流輸出的情況。

針對以上情況，因此需設(shè)計新增運算網(wǎng)絡(luò)F，如圖3所示，這樣才能保證正、負向的傳輸特性一樣，克服零點失真。

下面來求網(wǎng)絡(luò)F的運算函數(shù)，正向輸出時，其傳輸特性為：

設(shè)計AB類輸出級的重點及難點就是設(shè)計出滿足速度、功耗要求的運算網(wǎng)絡(luò)F，本文提出利用跨導(dǎo)線性原理建立運算網(wǎng)絡(luò)F的一種強驅(qū)動能力的AB類BiCMOS輸出級。他具有負向輸出擺幅大、靜態(tài)功耗小、輸出效率高、建立時間短、正負向電流輸出能力一致的優(yōu)點。

2　輸出級分析與設(shè)計
在分析AB類BiCMOS輸出級原理前，先來推導(dǎo)一個重要公式。眾所周知，三極管在線性放大區(qū)工作時，若假定三極管的β>>1其V_BE與集電極I_C的關(guān)系可表示為：　

其中：I_S為三極管發(fā)射極反向漏電流，且：

其中：q是電子點荷；A是發(fā)射極面積；D_n是基區(qū)中少數(shù)載流子的平均擴散系數(shù)；n_i是硅材料的本征載流子濃度；W_B是基區(qū)寬度；N_A是基區(qū)受主雜質(zhì)濃度。
在包含N個PN結(jié)的閉環(huán)(簡稱TL環(huán)路)中，用某種方法使結(jié)正向?qū)?，結(jié)電壓V_BE之和應(yīng)等于0，結(jié)合式(4)和式(5)即得：

式(6)中在所有項均出現(xiàn)熱電壓V_T，可以假定所有結(jié)的V_T都相等?？紤]到ln(1)＝0，且I_S∝А，式(6)可改寫為：

目前任何實際電路均工作于I_E/I_S>>1的情況，因此，為保持積為1，在維持合理的工作電流的同時，必需滿足2個基本條件：
(1)V_BE環(huán)內(nèi)的結(jié)數(shù)必須是偶數(shù)(至少2個)。
(2)面向順時針方向(Cw)和面向逆時針方向(CCw)的結(jié)數(shù)必須相等。
根據(jù)對稱要求，式(6)可重寫為：

I_C/I_S正是發(fā)射極電流密度，于是式(8)可闡述為：在一個包含偶數(shù)個正向偏置BE結(jié)的閉環(huán)中，若面向順時針方向(Cw)和面向逆時針方向(CCw)的結(jié)數(shù)相等，則順時針方向的發(fā)射極電流密度之積等于逆時針方向的發(fā)射極電流密度之積。此原理是電流模式模擬集成電路設(shè)計中重要的跨導(dǎo)線性原理(TLP)，他是設(shè)計和分析雙極型BJT模擬集成電路的一個有力工具。應(yīng)用跨導(dǎo)線性原理使得有可能很快鑒別相當復(fù)雜電路的性能，使分析變得簡單。
圖4是一種利用跨導(dǎo)線性原理的AB類BiCMOS輸出級電原理圖，負向輸出時利用Q₄的放大作用為M₂提供柵極電壓V_GS以滿足式(3)的要求。注意，該電路中的電流源I₀不能是常數(shù)，否則負向輸出時Q₂始終有一電流不能截止，從而降低輸出級的效率。實用中，該電路還必需附加另外輔助電路。
假定Q₁～Q₄的，則常數(shù)I_C1=I_C3I₁=， 圖4中Q₁～Q₄形成一個閉合的BE結(jié)環(huán)，靜態(tài)時，所有BE結(jié)都正向?qū)?，跟?jù)跨導(dǎo)線性原理可直接寫出：

分別為Q₁～Q₄靜態(tài)時的集電極電流，A₁～A₄分別為Q₁～Q₄發(fā)射結(jié)面積。

雙電源工作正向輸出時，隨著輸入電壓V_i↑，I_C2↑，由式(9)可知I_C4↓降低，V_J降低，Q₅逐漸開啟，Q₄逐漸截止，I_C5＝I₀，Q₄截止后M₂的柵極電壓V_GM1＝V_J＝V_K－V_BE5V_K－0．7＝常數(shù)，通常在M₂的開啟電壓以下，此時輸出極等效于一個普通射隨器。其最大正向輸出幅度V_omax＋由輸入電壓V_i決定：

負向輸出時，隨著輸入電壓V_i↓ V_B1(V_B2)↓ 由式(9)可知I_C2↓ V_BE4↑I_C4=(I₀-I_C5)↑ I_C4的增加將使得V_J升高，當(I_C4)_max＝I₀時，I_C2降到最低(I_C2)_min＝KI₁²/I₀，圖5是用Cadence仿真所得的V_J和I_C4隨輸出變化的DC掃描，當輸出從正向輸出變?yōu)樨撓蜉敵鰰r，I_C4開始導(dǎo)通、V_J升高、下拉管M₂打開、電流灌入。此時Q₅截止，構(gòu)成的以負載為負反饋的共射放大器，于是V_J隨著V_i的下降逐漸上升，負向輸出電壓V_o－逐漸下降，V_ceQ4不斷減小，當不斷減小負向輸出電壓下降到使Q₄退出飽和狀態(tài)時，輸出電壓V_o－降到最低(不再隨V_i的下降而下降)。

先定性分析V_omax－與負載R_L的關(guān)系。在圖4中，由于負載R_L及下拉管M₂在Q₄構(gòu)成的射級放大器中是電壓(V_omax－)負反饋元件，根據(jù)負反饋原理，這種電壓負反饋關(guān)系可在很大負載范圍內(nèi)穩(wěn)定輸出電壓V_omax－，即V_omax－與負載R_L幾乎無關(guān)，只有當｜V_omax－｜/R_L≤I₀時，此時M₂幾乎截止，I₀也將因V_J的減小逐漸退出飽和狀態(tài)而減小，這時R_L的變化才會使｜V_omax－｜的變化速率加快。若I₀取100μA，則R_L在2～40 kΩ范圍內(nèi)變化時V_omax－的變化幅度不超過10％。
負向輸出最大時，下面大致估算負向最大輸出電壓V_0max－。流經(jīng)Q₄和M₂的電流分為2部分外部灌入電流和Q₂的I_C2，其中Q₂的I_C2為：

在通常情況下，負向輸出時由于Q₅趨近于截止狀態(tài)，I_C2與輸入灌電流相比可以忽略不計。在負向輸出最大時可得出如下結(jié)論，當Q₄退出飽和狀態(tài)時：

仿真結(jié)果如圖6所示，當V_J和V_o接近時，Q₄退出飽和狀態(tài)負向輸出達到最大值。聯(lián)合式(12)和式(13)可求得：

3　電路仿真模擬結(jié)果
該運放輸出級采用了6μmBiCMOS工藝，設(shè)計的目標是驅(qū)動較重電容負載(達到100 pF)，輸出擺幅＞±10 V，較大的電流輸出和灌入電流(達到5 mA)，在最大輸入輸出電壓的情況下負載可達到2 kΩ，同時滿足速度和功耗的要求。
利用Cadence仿真獲得了所希望的較大的轉(zhuǎn)換速率，如圖7所示，是輸入為－10～＋10 V峰峰值方波時的輸出波形?？梢?，在電阻負載為2 kΩ，電容負載為100 pF時最大上升、下降轉(zhuǎn)換速率分別可達到40 V/μs和30 V/μs。

輸出級的靜態(tài)和動態(tài)功耗是輸出功率電路極其重要的性能指標，本文所提出的自適應(yīng)偏置AB類輸出級在這方面有著優(yōu)異的表現(xiàn)，圖8中所示的2條波形線分別是正向輸出驅(qū)動管Q₃和負向輸出下拉管M₂在輸出電壓從－10 V變化到＋10 V時電流輸出的DC掃描圖，可以看出，在正向輸出時，M₂和Q₄(見圖5)都趨近于關(guān)斷，而在負向輸出時，Q₂也趨近于截止，使輸出效率得到極大提高。

4　結(jié)　語
自適應(yīng)偏置AB類輸出級同樣也因正、負向和靜態(tài)附近工作情況不同其頻率響應(yīng)也不同，主要表現(xiàn)在負向輸出時的相移比正向輸出時大，為改善負向輸出的頻率特性，引入了共柵MOS晶體管M₁，M₂，這3個共柵晶體管使該輸出級的負向頻率特性有了明顯改善，仿真結(jié)果表明，這種自適應(yīng)偏置BiCMOSAB類輸出級帶寬、靜態(tài)功耗、速度及負向擺幅遠遠優(yōu)于通常結(jié)構(gòu)的BiCMOSAB類輸出級(輸出擺幅＞±10 V，靜態(tài)電流＜300μA，正、負向建立時間＜1．5μS)。

參考文獻

［1］Gray P R Meyer RG ．MOS operational amplifier design - tutorial overview ［J］. IEEE J .Solid -State Circuit 1982 (12).
［2］Gilbert B . Wideband negative - current mirror［J］．Electronics Letters，1975，11(6)．
［3］Toumazou，Lidgey C，F(xiàn)J＆Haigh，D．G．模擬集成電路設(shè)計電流模法［M］．姚玉潔，
馮軍，尹洪，等譯．北京：高等教育出版社，1996．
［4］Degrauwe M G，Rijmenants，Vittoz J，etal．Adaptive biasing CMOSamplifiers［J］．IEEE J Solid-State Circuit，1982，(6)．