對于PCB工程師來說,最關(guān)注的還是如何確保在實際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過PCB Layout的人都會了解差分走線的一般要求,那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射?!氨M量靠近原則”有時候也是差分走線的要求之一。但所有這些規(guī)則都不是用來生搬硬套的,不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|(zhì)。下面重點討論一下。PCB差分信號設(shè)計中幾個常見的誤區(qū):誤區(qū)一:認為差分信號不需要地平面作為回流路徑,或者認為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑,或者對高速信號傳輸?shù)臋C理認識還不夠深入。其實在信號回流分析上,差分走線和普通的單端走線的機理是一致的,即高頻信號總是沿著電感最小的回路進行回流,最大的區(qū)別在于差分線除了有對地的耦合之外,還存在相互之間的耦合,哪一種耦合強,那一種就成為主要的回流通路。在PCB電路設(shè)計中,一般差分走線之間的耦合較小,往往只占10~20%的耦合度,更多的還是對地的耦合,所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時候,無參考平面的區(qū)域,差分走線之間的耦合才會提供主要的回流通路,盡管參考平面的不連續(xù)對差分走線的影響沒有對普通的單端走線來的嚴重,但還是會降低差分信號的質(zhì)量,增加EMI,要盡量避免。也有些設(shè)計人員認為,可以去掉差分走線下方的參考平面,以抑制差分傳輸中的部分共模信號,但從理論上看這種做法是不可取的,阻抗如何控制?不給共模信號提供地阻抗回路,勢必會造成EMI輻射,這種做法弊大于利。誤區(qū)二:認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合,既可以提高對噪聲的免疫力,還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數(shù)情況下是非常有利的,但不是絕對的,如果能保證讓它們得到充分的屏蔽,不受外界干擾,那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢?增大與其它信號走線的間距是最基本的途徑之一,電磁場能量是隨著距離呈平方關(guān)系遞減的,一般線間距超過4倍線寬時,它們之間的干擾就極其微弱了,基本可以忽略。此外,通過地平面的隔離也可以起到很好的屏蔽作用,這種結(jié)構(gòu)在高頻的(10G以上)IC封裝PCB設(shè)計中經(jīng)常會用采用,被稱為CPW結(jié)構(gòu),可以保證嚴格的差分阻抗控制(2Z0)差分走線也可以走在不同的信號層中,但一般不建議這種走法,因為不同的層產(chǎn)生的諸如阻抗、過孔的差別會破壞差模傳輸?shù)男Ч?,引入共模噪聲。此外,如果相鄰兩層耦合不夠緊密的話,會降低差分走線抵抗噪聲的能力,但如果能保持和周圍走線適當(dāng)?shù)拈g距,串?dāng)_就不是個問題。在一般頻率(GHz以下),EMI也不會是很嚴重的問題,實驗表明,相距500Mils的差分走線,在3米之外的輻射能量衰減已經(jīng)達到60dB,足以滿足FCC的電磁輻射標準,所以設(shè)計者根本不用過分擔(dān)心差分線耦合不夠而造成電磁不兼容問題。誤區(qū)三:認為保持等間距比匹配線長更重要。在實際的PCB布線中,往往不能同時滿足差分設(shè)計的要求。由于管腳分布,過孔,以及走線空間等因素存在,必須通過適當(dāng)?shù)睦@線才能達到線長匹配的目的,但帶來的結(jié)果必然是差分對的部分區(qū)域無法平行,這時候我們該如何取舍呢?其實間距不等造成的影響是微乎其微的,相比較而言,線長不匹配對時序的影響要大得多。再從理論分析來看,間距不一致雖然會導(dǎo)致差分阻抗發(fā)生變化,但因為差分對之間的耦合本身就不顯著,所以阻抗變化范圍也是很小的,通常在10%以內(nèi),只相當(dāng)于一個過孔造成的反射,這對信號傳輸不會造成明顯的影響。而線長一旦不匹配,除了時序上會發(fā)生偏移,還給差分信號中引入了共模的成分,降低信號的質(zhì)量,增加了EMI??梢赃@么說,PCB差分走線的設(shè)計中最重要的規(guī)則就是匹配線長,其它的規(guī)則都可以根據(jù)設(shè)計要求和實際應(yīng)用進行靈活處理。