PCB設(shè)計(jì)-電源完整性

一、何謂電源完整性設(shè)計(jì)電源完整性設(shè)計(jì)研究的是電源分配網(wǎng)絡(luò)PND（既從電源的源頭-穩(wěn)壓芯片-平面-芯片引腳到芯片內(nèi)部這么一個(gè)網(wǎng)絡(luò)）。二、電源完整性的目標(biāo)電源完整性設(shè)計(jì)就是要把噪聲控制在允許范圍內(nèi)，保持芯片焊盤上的電壓穩(wěn)定。如何做到這點(diǎn)呢？這就要求我們知其所以然了——噪聲從哪來？通過控制哪些量能控制噪聲呢？電源的波動(dòng)，其實(shí)是由芯片內(nèi)部造成的。芯片內(nèi)部狀態(tài)轉(zhuǎn)換過程，電流必定會(huì)產(chǎn)生變化，而這個(gè)變換就導(dǎo)致了紋波的產(chǎn)生。這電流的變化是不可避免的！那么根據(jù)歐姆定律我們要讓波動(dòng)保持在一定范圍內(nèi)，就只有讓阻抗盡量低！三、電源完整性的實(shí)現(xiàn)方法1、電源模塊電源模塊一般靠近邊、電源入口擺放。也不要教條地就認(rèn)死這一規(guī)則。如果某電源模塊，只是給單獨(dú)一芯片而不是整板供電，自然就放在芯片附近即可。2、電源芯片大電容諧振頻率低，濾波半徑較大，可放在芯片周圍；小電容諧振頻率高，濾波半徑較小，必須靠近芯片引腳擺放。為了降低電容的等效電感，可以采用多個(gè)相同容值電容并聯(lián)的方式進(jìn)行濾波。并且擺放是要正反交錯(cuò)，以讓電感相互抵消。3、內(nèi)層平面盡量使電源層有緊耦合的參考地平面。這其實(shí)本身就相當(dāng)是一個(gè)電容，比外接的電容要強(qiáng)大的多。疊層時(shí)一般都是對(duì)稱的，并保證至少有一個(gè)電源與地緊挨著。個(gè)壓差較大的電源平面不允許在一起。4、多種電源的分割分割后的電源平面要盡量規(guī)則。這不是為了美觀，而是為了避免出現(xiàn)瓶頸。要將沒有聯(lián)系的平面之間形成交疊，空間上也不允許重疊。即分割后的相同平面（如模擬或者數(shù)字）無論在哪一層的投影都應(yīng)該是形狀相同，位置相同的。1Oz銅厚時(shí)1mm的線寬能通過的電流分別為：表層1A，內(nèi)層0.5A。VIA則按孔的周長來等效走線寬。如0.25mm的孔，周長為0.25*3.14=0.785mm,可通過的電流為0.785A.