TMS320C6701在電離層垂直探測系統(tǒng)中的應用

    從圖1可以看出，DSP信號處理模塊在UIS系統(tǒng)中處于核心地位，將同時或依次處理各種不同的任務。該模塊對所執(zhí)行任務的合理安排以及該模塊與其它模塊之間的通信是整個UIS系統(tǒng)正常工作的關鍵。本文將重點介紹UIS系統(tǒng)中DSP信號處理模塊的設計。
2  DSP信號處理模塊的設計
    DSP信號處理模塊的核心——DSP采用TI公司的主流芯片TMS320C6701^[2～3]，主要具備以下特點：（1）運算速度快。該芯片為浮點型，最高運行頻率達150MHz，可以進行并行計算，最多可具備八條流水線，最高運行速度可達1000MFLOPS。（2）外部存儲空間大。通過片內集成外設EMIF接口可無縫連接128K×32bit SBSRAM和兩塊4M×32bit的SDRAM。（3）豐富的片內集成外設。具有三個多通道緩沖串口（McBSP）和四個DMA通道。（4）具有可訪問DSP整個存儲空間的主機口（HPI）和32bit/33MHz的PCI主/從模式接口，便于DSP與PC機通過PCI總線以HPI方式進行通信，支持多種加載模式。DSP信號處理模塊結構圖如圖2所示。

2.1 DSP與FPGA的接口
    在UIS系統(tǒng)中，天線開關的收發(fā)時序是靈活多變的，m序列的階數是在線可調的。為了保證本系統(tǒng)的適應性和靈活性，m序列與時序產生模塊由FPGA器件構成^[4]。FPGA器件選用Altera公司的EP1K50，其豐富的門資源（5萬門）確保了日后該模塊的可升級性。模塊功能由硬件描述語言Verilog完成。DSP與FPGA的接口框圖如圖3所示，DSP通過接口模塊把m序列的階數和時序參數傳遞到FPGA并啟動FPGA工作。

    TMS320C6701 DSP具有三個多通道緩沖串口，并可配置為通用I/O口。在DSP信號處理模塊中，將TMS320C6701 DSP的McBSP1、McBSP2的管腳CLKX、FSX、CLKR、FSR設置為通用I/O口，通過八個I/O口實現DSP與FPGA的通信，傳送相關參數；FPGA中的接口模塊按照規(guī)定的協(xié)議將相關參數傳送到m序列與時序產生模塊轉換為m序列的階數和時序參數，從而實現DSP在線調整m序列的階數和時序參數，大大提高了系統(tǒng)的靈活性。
2.2 DSP與接收機的接口
    接收機接收到數據后由接收機的串口輸出數字，經過DSP的McBSP0送到DSP，再經EMIF送到外部擴展存儲區(qū)SBSRAM（以下簡稱DSP緩存區(qū)）；在接收到一塊數據后，將這塊數據送到DSP的外部擴展存儲區(qū)SDRAM（以下簡稱DSP計算區(qū)），供DSP進行相關運算。
    DSP信號處理模塊分配DMA CH0服務于McBSP0,指定DMA CH0的同步事件為串口接收事件（REVT0）。McBSP0每接收到一個數據時，就啟動一個REVT0事件，驅動DMA CH0將接收數據寄存器（DRR）中的數據搬移到DSP緩存區(qū)。當DMA CH0搬移完一塊數據時，副控寄存器中的塊傳輸中斷使能標志位（以下簡稱BLOCK IE）發(fā)生變化，從而產生中斷。在中斷服務程序中，初始化并啟動DMA CH1將數據從DSP緩存區(qū)送到DSP計算區(qū)，同時重新初始化BLOCK IE，以便觸發(fā)下一次中斷。
2.3 DSP數據處理與相關運算
    如圖4所示，DMA CH1在搬移接收數據的同時也將塊接收完成標志字（0xf0f0）搬移到DSP計算區(qū)，DSP不斷查詢DSP計算區(qū)中的標志字（其初始化值為0x0f0f），若其為0xf0f0，則認為接收數據已搬移到DSP計算區(qū)；然后把該標志字改寫為0x0f0f，以便在對下一次塊接收數據進行有效查詢的同時將本塊數據進行相關運算。
    相關算法是數據處理的核心，其功能是計算序列與接收碼的移位相關，從公式（5）可以看出，由此將得到電離層的沖擊函數，即系統(tǒng)模型。相關算法用DSP專用的匯編語言實現。經過編譯工具的三級優(yōu)化，可進入深度流水和并行執(zhí)行狀態(tài)，極大地提高了DSP的運算效率，縮短了程序執(zhí)行時間。
    TMS320C6701的150MHz的運行速度以及相關算法代碼的高效確保了在接收兩次塊數據的間隙內相關算法已完成且處理結果已搬移到DSP輸出緩沖區(qū)，因此不會造成本塊數據還沒有處理完就被下塊數據覆蓋的錯誤，保證了相關運算結果的正確性。
    相關計算完畢后，將運算結果送到輸出緩存區(qū)，供PC機讀取。
2.4 DSP與PC機的通信
    TMS320C6701內部結構的最大特點是片內提供多種集成外設，擁有可以訪問DSP整個存儲空間的主機口（HPI）和32bit/33MHz PCI主/從模式接口。如圖5所示，通過外接專用PCI接口芯片AMCCS5933實現DSP與PC機通信的硬件接口^[5]。

    PC機端采用Visual C++6.0作為開發(fā)平臺，基于TI公司提供的動態(tài)鏈接庫Evm6x.dll開發(fā)PC機與DSP的通信程序。
    PC機端通過DSP的HPI口初始化DSP，轉載DSP程序代碼，輸入系統(tǒng)探測參數，啟動DSP工作，訪問DSP整個存儲空間，從DSP的處理結果緩存區(qū)讀取運算后的結果^[6]。
    通過試驗，獲得了電離層的垂測數據，驗證了本系統(tǒng)的可行性，特別是DSP信號處理模塊工作的正確性。圖6是2003年5月19日武漢當地時間上午10點28分散射函數的垂測實驗結果，發(fā)射頻率為8.6MHz。從圖中可以看到，無Es層時，F層回波明顯，且O波、X波間距變大。