ATmega103單片機(jī)在跳頻系統(tǒng)數(shù)字信號(hào)處理中的應(yīng)用

摘要：文中介紹了ATMEL公司的高性能AVR單片機(jī)ATmega103的主要性能特點(diǎn)，給出了ATmega103在FH跳頻系統(tǒng)數(shù)字信號(hào)處理模塊中的應(yīng)用方法，詳細(xì)介紹了片內(nèi)同步串口SPI的使用技巧，同時(shí)給出了SPI的通信應(yīng)用程序。 關(guān)鍵詞：單片機(jī);跳頻;SPI;數(shù)字信號(hào)處理;ATmega103 ATmega103單片機(jī)是ATMEL公司推出的精簡指令集(RISC)AVR(ADVANCE RISC)系列單片機(jī)產(chǎn)品，這是一種增強(qiáng)型RISC結(jié)構(gòu)，采用了CMOS技術(shù)的8位微控制器?該結(jié)構(gòu)能有效支持高級(jí)語言以及密集度極大的匯編器代碼程序。 跳頻系統(tǒng)(FH)是指載波頻率按某種跳頻圖案(跳頻序列)在很寬的頻帶范圍內(nèi)跳變的通信系統(tǒng)，由于該系統(tǒng)具有抗干擾、抗多徑和抗衰落性等能力，故在軍用和民用領(lǐng)域都得到了廣泛的應(yīng)用。本系統(tǒng)方案中，信號(hào)處理模塊主要完成跳頻模式(FH)下有關(guān)數(shù)字信號(hào)的處理，包括話音編解碼、話音組織及與同步有關(guān)的操作等，這些技術(shù)目前是跳頻系統(tǒng)的關(guān)鍵技術(shù)之一。 本文介紹ATmega103單片機(jī)的特點(diǎn)及其在FH系統(tǒng)數(shù)字信號(hào)處理模塊中的使用方法，同時(shí)詳細(xì)介紹SPI(Serial Peripheral Interface)的特點(diǎn)和應(yīng)用。 1　ATmega103單片機(jī)概述 ATmega103是基于AVR RISC結(jié)構(gòu)的8-bit低功耗CMOS微處理器，它吸取了PIC系列及8051系列單片機(jī)的優(yōu)點(diǎn)，并作了重大改進(jìn)，其特點(diǎn)如下： ●供電電壓為2.7～6V，主頻最高可達(dá)12MHz; ●具有120條指令，大多數(shù)指令執(zhí)行時(shí)間為單個(gè)時(shí)鐘周期; ●帶有128k字節(jié)片內(nèi)可下載的Flash存儲(chǔ)器(SPI串行下載1000次壽命)和4k字節(jié)的片內(nèi)RAM以及4k字節(jié)的片內(nèi)EEPROM; ●有32條可編程I/O線、8條輸入線和8條輸出線; ●具有32個(gè)8位通用寄存器; ●內(nèi)含2個(gè)8位定時(shí)器和1個(gè)16位定時(shí)器; ●帶有可編程串行UART+SPI接口; ●具有內(nèi)部中斷源和8個(gè)外部中斷源; ●帶有8通道10位A/D轉(zhuǎn)換器、片內(nèi)模擬比較器以及看門狗等電路; ●可在線編程。

ATmega103因其上述特點(diǎn)使其成為一種適合于多功能、快速，且具有高度靈活性和高性價(jià)比的微控制器。 2　跳頻信號(hào)處理對(duì)單片機(jī)的要求 跳頻信號(hào)處理模塊是FH電臺(tái)的關(guān)鍵部分之一，主要用于完成電臺(tái)的同步及有關(guān)數(shù)據(jù)處理組織等任務(wù)。單片機(jī)是該模塊的核心，模塊的許多功能都是在單片機(jī)的直接或間接參與下完成的。綜合考慮，單片機(jī)在該模塊中的作用大致如下： (1)完成大量數(shù)據(jù)交換，因?yàn)殡娕_(tái)在工作時(shí)需要接收或傳送大量其它單片機(jī)以及模塊內(nèi)部的有關(guān)參數(shù)數(shù)據(jù); (2)完成快速實(shí)時(shí)處理功能，因?yàn)槟K對(duì)許多信息要求立即處理，例如TOD(Time of Day)信息、話音數(shù)據(jù)、實(shí)時(shí)工作頻率計(jì)算等。 (3)用于數(shù)據(jù)交換，包括單片機(jī)接口、TOD、同步信息、控制狀態(tài)參數(shù)數(shù)據(jù)接口等。 (4)完成大量運(yùn)算。一般電臺(tái)在FH工作方式時(shí)，每跳都需要計(jì)算TOD、工作頻率、接收或發(fā)送數(shù)據(jù)的重新組織。 (5)通過足夠的I/O口來提供多種控制狀態(tài)線，以供電臺(tái)及模塊內(nèi)部使用。 (6)通過片內(nèi)大量數(shù)據(jù)來存儲(chǔ)區(qū)存取運(yùn)算過程中產(chǎn)生的大量中間數(shù)據(jù)。 3　設(shè)計(jì)思路 根據(jù)電臺(tái)FH信號(hào)處理模塊對(duì)單片機(jī)的要求，如果選用89C5X系列單片機(jī)，不但在實(shí)現(xiàn)功能上比較困難(如運(yùn)算速度、I/O口數(shù)量等)，而且所需的外圍擴(kuò)展電路也必須增加(如RAM，通信口等)。而選用ATmega103單片機(jī)則能較好地滿足設(shè)計(jì)要求，因此，本設(shè)計(jì)選用ATmega103單片機(jī)來實(shí)現(xiàn)信號(hào)處理模塊的功能。圖1所示是其硬件原理圖。 此外，在實(shí)際使用中，還需注意軟件設(shè)計(jì)。為了便于調(diào)試、維護(hù)及功能擴(kuò)展，該系統(tǒng)采用模塊化程序設(shè)計(jì)方案;而且考慮到軟件的可靠性，還增加了容錯(cuò)和冗余設(shè)計(jì);同時(shí)，針對(duì)數(shù)據(jù)接口多的特點(diǎn)，程序中還設(shè)計(jì)了簡明、通用性的接口通信協(xié)議。 4　Atmega103的SPI在FH中的應(yīng)用 由上述描述可知，SPI在設(shè)計(jì)中占有重要的地位，模塊內(nèi)部的主要控制和數(shù)據(jù)交換都由其完成，下面詳細(xì)介紹SPI在模塊中的設(shè)計(jì)方法。 4.1 SPI的工作原理 ATmega103和外設(shè)之間可通過SPI進(jìn)行高速同步數(shù)據(jù)傳輸。主從CPU的SPI連接見圖2所示。其中，SCK為主機(jī)的時(shí)鐘輸出和從機(jī)的時(shí)鐘輸入。把數(shù)據(jù)寫入主機(jī)SPI數(shù)據(jù)寄存器的操作將啟動(dòng)SPI時(shí)鐘產(chǎn)生器，此時(shí)，數(shù)據(jù)將從主機(jī)的MOSI移出，并從從機(jī)的MOSI移入，移完一個(gè)字節(jié)后，SPI時(shí)鐘停止，并設(shè)置發(fā)送結(jié)束標(biāo)志。此時(shí)如果SPCR的SPIE(SPI中斷使能)置位，則引發(fā)中斷。選擇某器件為從機(jī)時(shí)，可將從機(jī)選擇輸入端SS拉低。主從機(jī)的移位寄存器可以看成是一個(gè)分布式的16 位循環(huán)移位寄存器。當(dāng)數(shù)據(jù)從主機(jī)移向從機(jī)的同時(shí)，數(shù)據(jù)也將從從機(jī)移向主機(jī)，從而在移位過程中實(shí)現(xiàn)主從機(jī)的數(shù)據(jù)交換。 SPI的主要寄存器包括控制寄存器SPCR、狀態(tài)寄存器SPSR、數(shù)據(jù)寄存器SPDR。其中SPCR用于設(shè)置SPI的中斷使能、數(shù)據(jù)傳輸順序、主從機(jī)選擇、時(shí)鐘相位和時(shí)鐘速率等;SPSR為SPI中斷標(biāo)志，用于標(biāo)志寫沖突。SPDR寄存器用于在寄存器文件和SPI移位寄存器之間傳遞數(shù)據(jù)。寫該寄存器時(shí)，將先對(duì)數(shù)據(jù)傳送進(jìn)行初始化，讀該寄存器時(shí)，讀到的將是移位寄存器接收緩沖區(qū)的值。 4.2 SPI的程序設(shè)計(jì) 在該FH信號(hào)處理模塊中，單片機(jī)通過SPI與FPGA交換數(shù)據(jù)。FPGA選用Xinlix公司的XCV100。下面具體介紹幾個(gè)主要的子程序： (1)SPI的初始化 程序在復(fù)位時(shí)，通常都要對(duì)SPI口進(jìn)行初始化。單片機(jī)設(shè)置若為主機(jī)。SPI的數(shù)據(jù)順序?yàn)長SB?低位在前。SCK時(shí)鐘空閑時(shí)為低電平，在SCK的下降沿采樣數(shù)據(jù);時(shí)鐘為系統(tǒng)時(shí)鐘的1/128。那么，具體的初始化程序如下： reset:ldi rx,$0 out spsr,rx ?;清SPI中斷標(biāo)志，寫沖突標(biāo)志 ldi rx,$0f7; out spcr, rx ?;設(shè)置SPI的傳輸參數(shù) (2) SPI的發(fā)送程序

單片機(jī)每次需要把10byte的相關(guān)碼送給FPGA，因此應(yīng)將SRAM區(qū)的$09c2-$09df段設(shè)定為SPI的數(shù)據(jù)緩沖區(qū)，然后由SPI從該緩沖區(qū)中取數(shù)據(jù)直到發(fā)送完畢。SPI的發(fā)送函數(shù)如下： spi_send:ldi xh,$9 ldi xl,$0c2; sts spififoo,xl ;將SPI緩沖區(qū)的輸出地址設(shè)為$c2 ldi ry, 10 ?;將10byte相關(guān)碼存入$9c2開始的地址 s67_2: ld rx, y+ ?;y為相關(guān)碼存放的地址 st x+, rx s67_3: dec ry brne s67_2 sts spififoi,xl ;將SPI緩沖區(qū)的輸入地址存入spififoi ldi rx,$0aa ?;將發(fā)相關(guān)碼的標(biāo)志$aa通過SPI out spdr,rx ?;送給FPGA sei ?;開中斷 ret (3) SPI的中斷程序 每次SPI發(fā)送完一字節(jié)，都要產(chǎn)生一個(gè)中斷，以使程序跳轉(zhuǎn)到SPI的中斷程序。由于SPI主從機(jī)的移位寄存器可以看成是一個(gè)分布式的16 位循環(huán)移位寄存器，而且在當(dāng)數(shù)據(jù)從主機(jī)移向從機(jī)的同時(shí)，數(shù)據(jù)也從從機(jī)移向主機(jī)，故在中斷程序中，應(yīng)首先判斷SPDR中的數(shù)據(jù)是否是需要接收的數(shù)據(jù)(相關(guān)值)，然后判斷SPI緩沖區(qū)中的數(shù)據(jù)(相關(guān)碼)是否發(fā)完，如沒有，則繼續(xù)發(fā)送，直到發(fā)完為止。具體程序如下： spi_int:push xl ?;保存寄存器的值 push xh in xl,sreg push xl lds xl, rcormark ?;判斷是否為有效數(shù)據(jù)，“0”為有效 brne spi_2 ?不等于0，跳 in xl, spdr sts incorbuf, xl ?;將相關(guān)值存入incorbuf spi_2: lds xl, spififoo ;比較緩沖區(qū)的輸入，輸出指針 lds sprx, spififoi cp xl. sprx ?; breq spiend ?;相等，則數(shù)據(jù)發(fā)完，跳 ldi xh,$9 ?;不等，則取下一個(gè)字節(jié)送入spdr ld sprx, x+ out spdr, sprx cpi xl, $0e0 ?;調(diào)整spififoo指針 brlo spi_0 ?;未超過緩沖區(qū)范圍，跳 ldi xl, $0c2 ?;超過，將緩沖區(qū)開始地 址給spififoo spi_0: sts spififoo,xl; spiend:pop xl out sreg,xl pop xh pop xl reti 5　結(jié)束語 本設(shè)計(jì)方案已通過軟硬件調(diào)試，結(jié)果表明：AT-mega103單片機(jī)較89C5X系列單片機(jī)在資源和功能上都有很大的提高，不但控制更加簡單、靈活，而且能夠節(jié)省不少外圍電路，因此具有成本和體積上的優(yōu)勢，可完全滿足跳頻信號(hào)處理模塊的功能要求。