網(wǎng)絡(luò)處理器軟件開發(fā)模型的研究

    摘要：網(wǎng)絡(luò)處理器的高速處理和靈活的可編程性，使它成為當(dāng)今網(wǎng)絡(luò)中數(shù)據(jù)處理的有效解決方案。本文深入探討網(wǎng)絡(luò)處理器的軟件開發(fā)模型。首先，介紹Intel IXP2400網(wǎng)絡(luò)處理器硬件結(jié)構(gòu)和軟件開發(fā)平臺(tái)，然后給出基于網(wǎng)絡(luò)處理器的路由轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計(jì)實(shí)例，闡述網(wǎng)絡(luò)處理器開發(fā)的關(guān)鍵環(huán)節(jié)，最后提出網(wǎng)絡(luò)處理器軟件開發(fā)所面臨的主要問題和挑戰(zhàn)。

    關(guān)鍵詞：網(wǎng)絡(luò)處理器 軟件開發(fā)模型 微引擎 微模塊 核心組件

引言

隨著當(dāng)今網(wǎng)絡(luò)規(guī)模和性能迅速增長(zhǎng)，Internet主干網(wǎng)絡(luò)流量的指數(shù)性增長(zhǎng)及新業(yè)務(wù)接連的出現(xiàn)，這就要求網(wǎng)絡(luò)設(shè)備具有線速和智能的處理能力。網(wǎng)絡(luò)處理器NP（Network Processor）便是一種新興、有效的統(tǒng)一解決方案。它適用于各層網(wǎng)絡(luò)處理，具有ASIC高速處理性能和可編程特性，既能保證系統(tǒng)靈活性，又能完成線速處理數(shù)據(jù)包所要求的高性能硬件功能。目前，網(wǎng)絡(luò)處理器已經(jīng)涌現(xiàn)出了一些成功的應(yīng)用范例。這些應(yīng)用主要包括：基于網(wǎng)絡(luò)處理器的路由交換設(shè)備、智能安全設(shè)備和入侵檢測(cè)設(shè)備等。比如，北京聯(lián)想使用IBM的PowerNP構(gòu)成了電信級(jí)的防火墻設(shè)備。與此同時(shí)，圍繞著網(wǎng)絡(luò)處理器應(yīng)用展開的相關(guān)研究也得到了飛速發(fā)展，一些企業(yè)和科研機(jī)構(gòu)也給予了足夠重視。例如，Intel專門投資支持全球100所大學(xué)進(jìn)行網(wǎng)絡(luò)處理器及其相關(guān)應(yīng)用的研究。

由于網(wǎng)絡(luò)處理器特殊的體系結(jié)構(gòu)，它的軟件編程模型與傳統(tǒng)網(wǎng)絡(luò)應(yīng)用/嵌入式應(yīng)用開發(fā)有較大不同，更為復(fù)雜。本文將以Intel IXP2400網(wǎng)絡(luò)處理器為例，對(duì)網(wǎng)絡(luò)處理器軟件開發(fā)模型進(jìn)行較為詳細(xì)地探討。

1 網(wǎng)絡(luò)處理器硬件架構(gòu)

在一般程序設(shè)計(jì)中，可以不考慮操作系統(tǒng)和編譯程序、線程調(diào)度的細(xì)節(jié)、寄存器的數(shù)量和容量，而在網(wǎng)絡(luò)處理器的程序設(shè)計(jì)中，忽略這些因素就不能編寫出優(yōu)化的程序。在對(duì)網(wǎng)絡(luò)處理器，尤其是微引擎編程之前，需要仔細(xì)了解網(wǎng)絡(luò)處理器的系統(tǒng)結(jié)構(gòu)和硬件平臺(tái)。下面以Intel的IXP2400為例來說明。

IXP2400網(wǎng)絡(luò)處理器是Intel在2002年推出的第二代互聯(lián)網(wǎng)交換架構(gòu)（IXA）網(wǎng)絡(luò)處理器。其中，IXP2400是面向中高端應(yīng)用的網(wǎng)絡(luò)處理器，可用于實(shí)現(xiàn)OC-48的網(wǎng)絡(luò)路由交換設(shè)備。

    Intel的IXP2400網(wǎng)絡(luò)處理器結(jié)構(gòu)允分體現(xiàn)了SoC(System on Chip)的思想。如圖1所示，它的內(nèi)部主要包括8個(gè)完全可編程的4線程微引擎（Mev2）和1個(gè)XScale核。此外，還有用于連接外部MAC設(shè)備的MSF單元、連接各種存儲(chǔ)器和總線的接口單元等。這些單元通過內(nèi)部的高速數(shù)據(jù)總線和控制總線彼些協(xié)作。

XScale核（core）是ARM系列處理器的一種，它在IXP2400中起控制和管理作用。具體包括：對(duì)系統(tǒng)初始化；提供系統(tǒng)的時(shí)鐘；建立并管理路由表；提供一個(gè)對(duì)應(yīng)于IXP2400各寄存器、存儲(chǔ)器和外部存儲(chǔ)器的地址映射表等。XScale核在系統(tǒng)啟動(dòng)時(shí)，從BootROM開始執(zhí)行引導(dǎo)程序，對(duì)整個(gè)IXP2400系統(tǒng)進(jìn)行初始化。

IXP2400中的每一個(gè)微引擎其它就是一個(gè)32位RISC處理器，可以由4個(gè)并行硬件線程共享。數(shù)據(jù)包的接收、處理和發(fā)送等任務(wù)，均由微引擎中的各線程并行執(zhí)行微引擎指令存儲(chǔ)區(qū)中的微代碼程序來完成。網(wǎng)絡(luò)處理器數(shù)據(jù)的高速轉(zhuǎn)發(fā)正是因?yàn)槌浞掷昧擞布牟⑿行?，來彌補(bǔ)線速轉(zhuǎn)發(fā)中的內(nèi)存訪問的延遲。

IXP2400嵌在開發(fā)板的中心，周圍通過數(shù)據(jù)線連接著各種設(shè)備，如SRAM，SDRAM等。SDRMA主要用來存放需要處理和轉(zhuǎn)發(fā)的數(shù)據(jù)包等，也作為XScale核的內(nèi)存；SRAM主要存放對(duì)數(shù)據(jù)包包頭進(jìn)行處理所需的重要信息和數(shù)據(jù)包的隊(duì)列描述等內(nèi)容。通過IXP2400的數(shù)據(jù)單元是一個(gè)64字節(jié)的MAC包（MPKT），在每收到一個(gè)包的時(shí)候，MAC將一個(gè)數(shù)據(jù)分成若干個(gè)MPKT，MPKT就是網(wǎng)絡(luò)處理器處理數(shù)據(jù)的單位。

綜上所述，IXP2400擁有網(wǎng)絡(luò)處理的一般特點(diǎn)，從系統(tǒng)角度看，IXP2400屬于一個(gè)并行式的多算是器共享總線的計(jì)算機(jī)系統(tǒng)。對(duì)于網(wǎng)絡(luò)處理器的程序設(shè)計(jì)和一般計(jì)算機(jī)的程序設(shè)計(jì)有很大不同。

2 網(wǎng)絡(luò)處理器軟件開發(fā)模型

網(wǎng)絡(luò)設(shè)備性能和可編程能力最終由運(yùn)行在網(wǎng)絡(luò)處理器平臺(tái)上的軟件決定，其中，選擇何種編程模式是關(guān)鍵。評(píng)價(jià)網(wǎng)絡(luò)處理器編程模式有兩個(gè)基本準(zhǔn)則：一個(gè)是編程模式所能涉及的層，即哪些功能能夠編程以及編程能達(dá)到的層；另一個(gè)重要方面就是處理器襯淫的編程模型。由于網(wǎng)絡(luò)處理器平臺(tái)服務(wù)于軟件功能需要，所以編程方法的關(guān)鍵是在不犧牲設(shè)備性能的前提下，使用成熟技術(shù)和現(xiàn)有軟件模式，保證產(chǎn)品的可靠性，加快開發(fā)速度。

基于運(yùn)行在核心處理器和協(xié)處理器的不同硬件之上，網(wǎng)絡(luò)處理器可分成數(shù)據(jù)平面與控制平臺(tái)。

數(shù)據(jù)平面主要運(yùn)行在微引擎處理之上，是實(shí)現(xiàn)輸入端口和輸出端口間高速轉(zhuǎn)發(fā)數(shù)據(jù)包的處理功能，具有線速執(zhí)行特點(diǎn)，并充分利用數(shù)據(jù)包的無關(guān)性，采取并行處理方式?？刂破矫嬉话氵\(yùn)行在網(wǎng)絡(luò)處理器核上，處理路由表更新、管理數(shù)據(jù)平面任務(wù)與狀態(tài)、完成高層的QoS控制等。這些操作的性能要求低于數(shù)據(jù)層面，因此通常采用高性能通用處理器硬件平臺(tái)。為了有效支持網(wǎng)絡(luò)處理功能，控制平面與數(shù)據(jù)平面之間存在復(fù)雜的信息交互與依賴關(guān)系。

    IXP2400的軟件開發(fā)也分為內(nèi)核程序和微代碼兩部分。XScale內(nèi)核的開發(fā)通?？梢允褂没贏RM平臺(tái)嵌入式操作系統(tǒng)開發(fā)工具鏈，如WindRiver公司的Tornado或基于GNU的Linux工具鏈等；另一部分是對(duì)微引擎的編程，這部分使用Intel公司提供的Developer Workbench開發(fā)環(huán)境，主要使用微代碼來進(jìn)行編程。Developer Workbench提供了完善的編譯、鏈接、仿真和調(diào)試功能。為了方便開發(fā)人員開發(fā)，消除平面之間通信等一些細(xì)節(jié)，Intel提供了它的網(wǎng)絡(luò)處理器開發(fā)模型，稱為IXA可移植框架（portability framework）如圖2所示。

Intel IXA可移植框架中最重要的組成部分就是在微引擎上和XScale核上開發(fā)的代碼模型?；诓煌布祥_發(fā)的代碼模塊分別為微模塊（microblock）和核心組件（core component）。每一個(gè)模塊都代表了一個(gè)進(jìn)行包處理的代碼單元。這里實(shí)際上引入了構(gòu)件的思想，開發(fā)人員將各種模塊以一定的順序組織在一起，組成一個(gè)特定的應(yīng)用。下面分別對(duì)框架中的各個(gè)層次進(jìn)行討論。

（1）微模塊

數(shù)據(jù)平面的微引擎在邏輯上分成一個(gè)或多個(gè)微模塊（microblock）。每一個(gè)微模塊都是一個(gè)宏或者一個(gè)微引擎或由Intel提供的一些底層庫寫成的函數(shù)。微模塊之間彼此獨(dú)立，這些就提高了代碼的可重用性，同時(shí)也簡(jiǎn)化了微引擎手代碼的編寫。微引擎與Intel XScale核共享一部分內(nèi)存，大部分網(wǎng)絡(luò)包的處理都通過微引擎來進(jìn)行，一些例外的包將傳遞給Intel XScale核心組件來處理。微模塊從功能上一般包括與一些高層協(xié)議相關(guān)包的處理微模塊和與硬件緊密相關(guān)的微模塊。前者包括IPv4轉(zhuǎn)發(fā)、網(wǎng)橋、網(wǎng)絡(luò)地址轉(zhuǎn)換（NAT）等；后者包括包的接收和發(fā)送模塊及分組隊(duì)列管理模塊等。

（2）核心組件

核心組件（Core Component）運(yùn)行在XScale核上，實(shí)現(xiàn)了相關(guān)微模塊的配置、管理和例外處理等工作。一個(gè)核心組件可能管理著多于一個(gè)微模塊。具體來講，核心組件主要完成以下一些功能：配置微模塊（通過引入變量的靜態(tài)配置和控制模塊的動(dòng)態(tài)配置）；初始化維護(hù)一些可能被其它應(yīng)用程序修改的數(shù)據(jù)結(jié)構(gòu)；提供了一個(gè)例外處理和控制消息處理機(jī)制來處理微模塊發(fā)送過來的包和消息。

（3）微引擎數(shù)據(jù)平面優(yōu)化庫

微引擎數(shù)據(jù)平面優(yōu)化庫（optimized microengine data plane library）包括一些底層的微引擎宏指令和用微引擎的特殊C語言寫的函數(shù)庫，用來編寫微模塊和一些微引擎的代碼。這些為是經(jīng)過Intel優(yōu)化的，非常高效，代碼的占用小，同時(shí)也是非常底層的。庫主要包含三信方面：對(duì)處理器硬件單元的操作，比如對(duì)微引擎內(nèi)部的本地內(nèi)存（local memory）、臨界區(qū)（critical sections）操作等；協(xié)議頭的解析函數(shù)，如IPv4、IPv6協(xié)議等；哈希單元的查找，CRC等。

（4）微模塊基本設(shè)施庫

微模塊基本設(shè)施庫（microblocks infrastructure library）提供了訪問暫存包描述符的API，Dispatch Loop的實(shí)現(xiàn)是通過它來完成的。一個(gè)Dispatch Loop將運(yùn)行在一個(gè)微引擎內(nèi)部線程之間的多個(gè)微模塊組成一個(gè)microblock組。關(guān)鍵的地方是，Dispatch Loop提供了一種多個(gè)微模塊之間高效共享包的描述符、包頭信息等重要數(shù)據(jù)結(jié)構(gòu)的方式，實(shí)現(xiàn)了多個(gè)微模塊間的數(shù)據(jù)傳遞。Dispatch Loop也提供了向其它Dispatch Loop也提供了向其它Dispatch Loop和XScale核之間發(fā)送和接收包的接口。

（5）資源管理庫

資源管理庫（resource management library）是XScale核的一個(gè)軟件組件，它向內(nèi)核提供了微引擎的API，比如硬件的資源管理接口，大大簡(jiǎn)化了硬件初始化的任務(wù)，配置和資源的共享；微模塊與核心組件之間的通信API，開發(fā)者屏蔽了微引擎與XScale核之間通道的一些細(xì)節(jié)。

（6）核心組件基本設(shè)施庫

核心組件基本設(shè)施庫（core components infrastructurelibrary）為XScale核心組件設(shè)計(jì)和構(gòu)造提供了一些底層的API，同時(shí)也提供了組件之間傳遞包和消息的機(jī)制。其于核心組件基本設(shè)施庫的一個(gè)核心組件一般都要包含以下函數(shù)：1個(gè)初始化函數(shù)；1個(gè)結(jié)束函數(shù)；1個(gè)或多個(gè)包的處理名句柄；1個(gè)或多個(gè)消息處理句柄。

（7）操作系統(tǒng)服務(wù)層

操作系統(tǒng)服務(wù)層（operating system services layer）對(duì)運(yùn)行在XScale核上的代碼提供了一個(gè)抽象層。開發(fā)人員編寫的XScale核心運(yùn)行代碼包括資源管理庫。應(yīng)該利用這一層，而不是直接去利用操作系統(tǒng)提供的API，從而提高系統(tǒng)的可移植性。OSSL主要提供了以下幾類接口：線程管理、同步原語、互斥操作、定時(shí)器、內(nèi)存管理和消息日志。

（8）控制平面平臺(tái)開發(fā)工具包

控制平面的PDK（Platform Development Kit）為XScale核心組件與運(yùn)行控制平面的軟件之間提供了接口。它所提供的API編程接口現(xiàn)在是符合國(guó)際網(wǎng)絡(luò)處理器論壇（NPF）提出的標(biāo)準(zhǔn)的，各種控制平面的網(wǎng)絡(luò)協(xié)議棧和用它可以很方便的集成進(jìn)來。

3 網(wǎng)絡(luò)處理器應(yīng)用實(shí)例

利用Intel IXA可移植框架來實(shí)現(xiàn)Intel IXP2400的一個(gè)簡(jiǎn)單路由轉(zhuǎn)發(fā)系統(tǒng)。數(shù)據(jù)分組在IXP2400中的流動(dòng)過程如下：以太網(wǎng)MAC器件接收數(shù)據(jù)，放入MSD單元的接收緩存當(dāng)中，向微引擎發(fā)出信號(hào)，表示數(shù)據(jù)已經(jīng)收到，微引擎將接收緩存中數(shù)據(jù)傳輸?shù)絊DRAM，微引擎通過對(duì)MSF總線單元的訪問命令將前幾個(gè)字節(jié)（分組頭）傳送到傳輸寄存器中，微引擎對(duì)分組的以太網(wǎng)頭進(jìn)行修改，而將數(shù)據(jù)分組寫入發(fā)送隊(duì)列，然后通知MSF單元將數(shù)據(jù)分組傳送給適當(dāng)?shù)腗AC器件。圖3所示為典型路由器應(yīng)用系統(tǒng)中的數(shù)據(jù)流。

在圖3所示的處理轉(zhuǎn)發(fā)結(jié)構(gòu)中，每一個(gè)模塊代表一個(gè)微模塊。發(fā)送和接收模塊和MSF硬件緊密相關(guān)。處理器芯片的MSF總線接口單元中有一對(duì)BUFFER，即輸入BUFFER和輸出BUFFER，分別用作接收和發(fā)送的緩沖區(qū)。開發(fā)者通過用這些相應(yīng)的硬件寄存器，硬件設(shè)備可自動(dòng)進(jìn)行相應(yīng)的轉(zhuǎn)發(fā)處理。

圖3

    接收線程將自己的信息寫入MSF的FREELIST單元控制豁口，其中包括了線程號(hào)、微引擎號(hào)與存放接收控制字（RSW）的寄存器地址，等待MSF的信號(hào)將數(shù)據(jù)從RBUFFER中移入SDRAM。發(fā)送微模塊要選擇并等待一個(gè)有效的TBUFFER，再將數(shù)據(jù)從SDRAM中移入TBUFFER，并寫入相應(yīng)的控制寄存器，標(biāo)識(shí)分組要發(fā)送的端口，分組的發(fā)送由TSM硬件自動(dòng)完成。

在中間處理包的各個(gè)模塊中，代碼首先從便存儲(chǔ)器（SCRATCHPAD MEMORY）中將接收線程放入的包信息取出，進(jìn)行以太網(wǎng)頭的有效性驗(yàn)證，根據(jù)IP頭的信息查找路由表，將以太網(wǎng)頭更新。其中每一個(gè)處理都是由一個(gè)微模塊來實(shí)現(xiàn)的。各個(gè)模塊合在一起構(gòu)成了一個(gè)Dispatch Loop，各個(gè)模塊在便存儲(chǔ)器中共享包描述符信息，其中dlNextBlock全局變量為下一個(gè)處理微模塊的標(biāo)識(shí)。Dispatch Loop的部分代碼如下（簡(jiǎn)略）。

while(1){

dl_source(); //從接收線程取下包描述符

if(dlBufHandle= =0){ //dlBufHandle是Dispatch

//Loop維護(hù)的一個(gè)全局變量

continue;

}

Ethernet_validate();//驗(yàn)證這個(gè)包是一個(gè)有效的以太網(wǎng)頭

Ethernet_strip_header();//去掉以太網(wǎng)頭

Ipv4_five_tuple_class();//進(jìn)行IPv4 classifier的轉(zhuǎn)發(fā)

If(dlNextBlock= =IX_DROP){//clNextBlock也是全局變量，表示下一個(gè)

Goto drop; //跳轉(zhuǎn)到丟棄包的處理模塊

}

Ethernet_add_header();//添加新的以太網(wǎng)頭

D1_sink(); //將處理后的包描述符放入發(fā)送緩沖區(qū)中

Drop:

Dl_BufDrop(dlBufHandle); //丟棄包的處理

}

Intel IXP2400開發(fā)平臺(tái)中，微代碼的源文件是*.uc格式的，經(jīng)過預(yù)處理生成*.ucp的中間文件，進(jìn)而進(jìn)行匯編生成*.list匯編文件。微引擎程序的連接器將匯編程序的多個(gè)輸出文件轉(zhuǎn)變成一個(gè)可下載的微程序映像（image）。缺省情況下，連接器生成的微代碼映像文件的擴(kuò)展名為uof。連接器也可以生成C結(jié)構(gòu)的程序格式，這樣的輸出文件與內(nèi)核程序一起進(jìn)行編譯和連接。

Intel提供的資源管理庫中，對(duì)微引擎部分的函數(shù)提供了接口，可以將uof文件當(dāng)作Flash文件系統(tǒng)的一個(gè)普通文件進(jìn)行處理。在內(nèi)核代碼初始化時(shí)，將uof文件讀入內(nèi)存，然后加載。但是如果要作成最終產(chǎn)品時(shí),Intel推薦采用.c格式的文件，并直接鏈入到所開發(fā)的內(nèi)核工程中。

4 網(wǎng)絡(luò)處理器軟件開發(fā)的關(guān)鍵環(huán)節(jié)

基于網(wǎng)絡(luò)處理器開發(fā)工作的重點(diǎn)是對(duì)數(shù)據(jù)平面代碼的開發(fā)，開發(fā)者要在以下三個(gè)方面進(jìn)行設(shè)計(jì)和代碼優(yōu)化：多線程的任務(wù)分配和調(diào)度策略；數(shù)據(jù)結(jié)構(gòu)的定義和存儲(chǔ)分配；分組隊(duì)列的管理和調(diào)度。

（1）多線程的分配和調(diào)度策略

對(duì)微引擎和線程分配任務(wù)是否合理，是影響系統(tǒng)性能的一個(gè)很重要因素。開發(fā)人員需要根據(jù)具體的網(wǎng)絡(luò)應(yīng)用和硬件平臺(tái)的特點(diǎn)來科學(xué)合理的分配任務(wù)。比如，對(duì)一個(gè)一般的網(wǎng)絡(luò)應(yīng)用來說，可以分為包的接收、處理、發(fā)送幾個(gè)階段。對(duì)于包的處理階段來說，又可以分成多個(gè)階段來執(zhí)行，每一個(gè)階段可以由一個(gè)微模塊來執(zhí)行。這多個(gè)微模塊是如何在每個(gè)微引擎中分配，就是一個(gè)任務(wù)分配的問題。如果分配才能使負(fù)載盡可能的達(dá)到平衡，處理器的資源得到最大效率的利用，這些都要進(jìn)行研究、分析和實(shí)驗(yàn)。

網(wǎng)絡(luò)處理器微引擎基于硬件的靜態(tài)多線程調(diào)度基礎(chǔ)上，即在一個(gè)微引擎內(nèi)部中的線程調(diào)度是由硬件來實(shí)現(xiàn)的，通常采用輪詢的策略。不同策引擎的線程間存在多種通信方法，線程之間在數(shù)據(jù)包處理過程中的同步方式也有多種。因此，開發(fā)者根據(jù)具體不同應(yīng)用功能特點(diǎn)，不同數(shù)據(jù)處理相關(guān)功能需求，對(duì)圍繞處理器的多個(gè)微引擎的并行調(diào)度算法進(jìn)行選擇，以盡可能達(dá)到系統(tǒng)負(fù)載的平衡。

Intel IXP2400提出了三種網(wǎng)絡(luò)處理器數(shù)據(jù)平面的多線程編程模型：流水模型（context pipeline）、并行處理模型的順序模式（ordered mode）和亂序的模式（unordered mode）。在任務(wù)的分配方面，Intel正在考慮對(duì)現(xiàn)有的微引擎編程語言進(jìn)行擴(kuò)展，提出了新的微引擎自動(dòng)分配任務(wù)的編程模型，以加快網(wǎng)絡(luò)處理器軟件開發(fā)的效率。

（2）數(shù)據(jù)結(jié)構(gòu)的這義和存儲(chǔ)分配

影響網(wǎng)絡(luò)處理器線速轉(zhuǎn)發(fā)的一個(gè)最關(guān)鍵問題是存儲(chǔ)器的訪問延遲。網(wǎng)絡(luò)處理器中往往有多層不同的存儲(chǔ)體（在IXP2400中，就存在寄存器、Local Memory、Scratchpad Memory、SRAM、SDRAM等不同級(jí)別的存儲(chǔ)器，它們的速度差別很大），不同層次的內(nèi)存用于滿足不 同數(shù)據(jù)結(jié)構(gòu)的需要。另一方面，定義在網(wǎng)絡(luò)處理器中的數(shù)據(jù)結(jié)構(gòu)是非常精密的，比如，一個(gè)包頭的描述符（packet descriptor metadata）。但同時(shí)也是非常龐大和復(fù)雜，比如包體的信息、路由表和隊(duì)列管理的數(shù)據(jù)結(jié)構(gòu)。舉例來說，開發(fā)者在微引擎中定義多個(gè)線程共享的變量時(shí)，應(yīng)最先考慮使用全局寄存器，但有時(shí)全局寄存器的容量有限，可以考慮Local Memory。多微引擎共享的變量存放在SRAM中，而Dispatch Loop變量存放在便（Scartch pad）中。不同數(shù)據(jù)結(jié)構(gòu)定義和分配的不同策略都會(huì)對(duì)系統(tǒng)性能產(chǎn)生較大的影響。

（3）分組調(diào)度

網(wǎng)絡(luò)處理器是典型的RISC內(nèi)核的并行實(shí)時(shí)處理結(jié)構(gòu)，同時(shí)存在著大量共享資源，比如內(nèi)存、總線、SHAC等一些特殊硬件單元，這就必然需要系統(tǒng)對(duì)這些共享資源進(jìn)行調(diào)度和仲裁。未來計(jì)算機(jī)網(wǎng)絡(luò)的趨勢(shì)是能夠提供多種不同服務(wù)，支持多種不同應(yīng)用需求。提高網(wǎng)絡(luò)集成服務(wù)支持能力的一個(gè)很重要問題就是分組調(diào)度算法問題，分組隊(duì)列的管理還是實(shí)現(xiàn)QoS的基礎(chǔ)。

分組調(diào)度及處理算法的核心是鏈路層調(diào)度器的算法設(shè)計(jì)。在一般分組處理的存儲(chǔ)-轉(zhuǎn)發(fā)過程中，設(shè)計(jì)調(diào)度器必然要對(duì)分組處理時(shí)間進(jìn)行預(yù)測(cè)，但處理器在調(diào)度器中要精確的獲取并更新這些虛擬時(shí)間是十分困難的。這就要根據(jù)具體的應(yīng)用，通過研究數(shù)據(jù)包的長(zhǎng)度、數(shù)據(jù)類型、處理方式與處理時(shí)間之間的關(guān)系，提出合理的數(shù)據(jù)包處理時(shí)間預(yù)測(cè)方案，選擇適當(dāng)?shù)姆纸M調(diào)度算法，達(dá)到比較好的系統(tǒng)性能。

5 網(wǎng)絡(luò)處理器面臨的挑戰(zhàn)

當(dāng)今的網(wǎng)絡(luò)處理咕嘟仍面臨著許多挑戰(zhàn)，例如采用什么技術(shù)擴(kuò)展，如何簡(jiǎn)化編程模式等問題都需要進(jìn)一步研究。數(shù)據(jù)平面上運(yùn)行的軟件開發(fā)通常僅提供微代碼匯編和低通讀C語言技術(shù)，這大大限制了網(wǎng)絡(luò)處理器技術(shù)的發(fā)展和應(yīng)用。因?yàn)槿狈Ω咝У能浖_發(fā)支持，軟件問題已經(jīng)成為網(wǎng)絡(luò)處理器應(yīng)用的一大障礙，必須研究面向網(wǎng)絡(luò)處理器系統(tǒng)的高效系統(tǒng)軟件平臺(tái)。

網(wǎng)絡(luò)處理器微引擎指令的提供非常有限，僅有不足40條，這遠(yuǎn)遠(yuǎn)不能滿足開發(fā)人員的需求，僅用它去構(gòu)造一些復(fù)雜的網(wǎng)絡(luò)處理任務(wù)不太現(xiàn)實(shí)。在Intel提出的網(wǎng)絡(luò)處理器開發(fā)框架中，給出了一些非常底層的數(shù)據(jù)平面的函數(shù)庫，還給開發(fā)者提供了一些面向特定應(yīng)用的更優(yōu)化的接口和宏指令集。

目前，開發(fā)環(huán)境主要由各NP生產(chǎn)廠商提供，微引擎上運(yùn)行的數(shù)據(jù)平面只提供微代碼匯編和C語言編譯器支持，有代表性的產(chǎn)品是Intel Workbench。控制平面上的處理器內(nèi)核，普遍采用Linux或VxWorks作為操作系統(tǒng)。兩個(gè)平面的開發(fā)相對(duì)獨(dú)立，沒有一種統(tǒng)一的開發(fā)手段，這給開發(fā)者帶來了很大的不便。目前，也沒有特別針對(duì)網(wǎng)絡(luò)處理特點(diǎn)的操作系統(tǒng)，常見的RTOS由于并不是特別針對(duì)網(wǎng)絡(luò)處理器的操作系統(tǒng)，因此并不能充分發(fā)揮網(wǎng)絡(luò)處理器的潛能。

為了滿足下一代Internet服務(wù)需求，網(wǎng)絡(luò)處理器除了要滿足局域網(wǎng)和廣域網(wǎng)對(duì)帶寬的需求增長(zhǎng)外，還要能夠以線速對(duì)數(shù)據(jù)、語音以及視頻信號(hào)進(jìn)行排序和處理。網(wǎng)絡(luò)處理器官方論壇（Network Processing Forum）的成立，加快了網(wǎng)絡(luò)處理器接口標(biāo)準(zhǔn)的制定和軟件發(fā)展的步伐。

結(jié)語

網(wǎng)絡(luò)處理器通過十分靈活的體系結(jié)構(gòu)和強(qiáng)大的處理能力，將可編程能力和ASIC的處理能力有機(jī)的結(jié)合在一起，它的出現(xiàn)是網(wǎng)絡(luò)設(shè)備開發(fā)的一次革命，它的發(fā)展必須對(duì)傳統(tǒng)ASIC和MPU造成前所未有的沖擊。在今后幾年里，網(wǎng)絡(luò)處理器將有著非常巨大的發(fā)展空間。本文以Intel IXP2400網(wǎng)絡(luò)處理器為例，全面討論了網(wǎng)絡(luò)處理器軟件開發(fā)技術(shù)，并提出網(wǎng)絡(luò)處理器軟件開發(fā)中的關(guān)鍵環(huán)節(jié)及面臨的主要問題和挑戰(zhàn)。