不管是放到測試設置中，還是作為被測設備的一部分，時鐘恢復都在進行準確的測試測量時發(fā)揮著重要作用。由于大多數千兆位通信系統都是同步系統，因此系統內部的數據都使用公共時鐘定時。不管是沿著幾英寸的電路板傳送，還是經過光纖橫跨大陸，數據與其定時輸入的時鐘之間的關系都可能會被打亂。通過直接從數據中提取時鐘，可以在接收機正確實現信號再生。
必須指出的是，接收機通常會改善輸入的數據信號，然后再繼續(xù)傳送。接收機中的判定電路對數據再定時，使波形變方。這一過程依賴于與輸入數據同步的時鐘信號。接收機內部的時鐘恢復功能實現了這一目標，前提是再定時時鐘要以相同的方式、相同的時間移動。
基于PLL的時鐘恢復
可以通過不同架構實現時鐘恢復，測量設備中最常用的是基于鎖相環(huán)(PLL)的方法。根據在數據中看到的跳變，使用恢復電路導出與輸入數據同步的時鐘，這取決于看到數據中的跳變。對擁有多串完全相同位的數據段，PLL必須保持鎖定。環(huán)路增益對環(huán)路帶寬的影響最明顯，環(huán)路濾波器內部的任何濾波一般都會產生次生效應。應該指出的是，輸入數據的跳變密度會影響進入環(huán)路的能量，進而影響環(huán)路的特性。因此，一致性測試中的環(huán)路帶寬會視選擇的碼型的跳變密度而變化。
系統轉函在輸入信號的相位調制上執(zhí)行低通濾波操作，錯誤響應轉函則執(zhí)行高通濾波功能。在未能追蹤帶寬以外的相位調制時，環(huán)路會追蹤環(huán)路帶寬以內的輸入相位調制。這樣，環(huán)路就可以追蹤低頻抖動，而忽略PLL環(huán)路帶寬以外的高頻抖動。
衡量PLL抖動追蹤特性的指標之一是環(huán)路帶寬(LBW)，通常在“抖動輸入/抖動輸出”轉函為-3dB的點上測得。但這并不是確定環(huán)路的唯一方式。
寬LBW改善了抖動容限，窄LWB則會從被恢復的時鐘中去掉更多的抖動，這有利于下游的同步器，但會降低抖動容限。盡管寬LBW似乎是理想選擇，但通常還要考慮成本和技術。寬LBW還會帶來更多的噪聲或隨機抖動。目前測量中使用的LBW一般在1～10MHz的范圍內。
時鐘恢復的輸入和輸出
必須指出測量中是怎樣使用時鐘恢復的，哪些地方會發(fā)生錯誤。例如，在發(fā)射機測試一側，要求時鐘恢復的主要原因通常有兩個：沒有提供作為測試設備觸發(fā)的時鐘信號，或者標準要求使用特定的LBW進行抖動測量(參見圖1中的a部分)。后一種情況的目的，是用系統接收機(如BERTScope BSA系列)包含時鐘恢復來追蹤部分輸入抖動，這樣發(fā)射機測試應該只涉及接收機沒有追蹤的高頻抖動(參見圖1)。
由此可見，對抖動成分接近時鐘恢復LBW的被測信號，LBW設置不正確可能會導致抖動測量不準確。有時標準會暗示要在測試中使用時鐘恢復，例如提到“黃金PLL”，或指定要“在使用以20dB/decade將抖動衰減到(比特率/1,667)頻率以下的單極、高通、頻率加權函數后”測量抖動。
擴頻時鐘(SSC)把時鐘能量(和數據)擴散在0.5%的頻段上，降低了頻譜給定頻率上的平均功率。這可以幫助產品滿足放射輻射和傳導輻射的法規(guī)要求。為成功地追蹤SSC，接收機必須能夠追蹤調制(包括其諧波)，以避免眼圖閉合。如果環(huán)路響應未能充分追蹤SSC，或在時鐘和數據路徑之間出現錯誤的延遲，那么測試眼圖就會模糊閉合。
不正確的峰值(即LBW附近區(qū)域，這里的時鐘恢復設備抖動輸出可能會大于抖動輸入)可能會放大被測的抖動數量。此外，測試設備中相對于輸入數據信號的觸發(fā)延遲可能會導致測得的抖動數量不正確。例如，測量系統中的固定延遲可能會導致測得額外的明顯抖動。增加的抖動幅度取決于相對于延遲量的抖動頻率。
在接收機端，時鐘恢復可能會出現在被測器件中，也可能作為測試設備校準程序的一部分出現。在被測器件中，時鐘恢復頻頻出現，在測試中通常使用壓力和正弦曲線抖動實現(參見圖1中的b部分)。在正弦曲線抖動中，測試一般使用模板，這會在較低的調制頻率上應用較多的抖動，或在較高頻率上應用較少的抖動。
其中的問題包括在接收機中使用設計不當的LBW，這會導致抖動容限模板失效。追蹤響應的斜率不正確可能會使追蹤SSC的準確性不夠，導致測試眼圖模糊閉合，并產發(fā)生誤碼。
時鐘恢復被頻繁用于測試設備設置及接收機抖動容限或受壓的眼圖信號校準(參見圖1中的c部分)。正弦曲線抖動通常設置成頻率高于校準過程中時鐘恢復的LBW。但是，LBW不正確可能會導致壓力量設置錯誤，進而造成被測器件壓力不足或過大，前者會提高客戶拒收的可能性，后者則會影響良率。
從所有這些情況中，很容易得出這樣的結論，即LBW設置非常關鍵，對測量中觀察到的抖動有著明顯影響。改變環(huán)路帶寬可以顯示抖動頻譜。以非常窄的LBW進行測試，可以顯示被測發(fā)射機產生的所有抖動。而使用非常寬的LBW進行測試，則只會顯示發(fā)射機產生的、預定系統接收機用自己的PLL不能濾掉的抖動。一般來說，一致性測試中會指定后一種時鐘恢復方式。系統設計人員主要關心超出接收機追蹤能力的抖動。
分布式時鐘方案
并不是所有系統都從數據流中導出時序。部分系統如PCI Express和全緩沖雙直列內存模塊(DIMM)，它們使用發(fā)送到通信鏈路每一端的分布式時鐘來為數據定時。發(fā)送端和接收端使用PLL來生成參考時鐘。
一般來說，分布式參考時鐘將有一定數量的抖動，如來自原始晶體的相位噪聲。它也可能會有SSC。時鐘在每個IC內再生，并用來為發(fā)送功能和接收功能提供時鐘。每個PLL將有一個環(huán)路響應，如果其作用完全相同，那么一個PLL上的抖動完全可以由另一個PLL追蹤，也就是說，接收機看不到任何凈效應。但實際情況往往要更加復雜。
即使對采用相同設計、相同制造工藝及相同生產批次制造的器件來說，幾乎也不可能獲得完全相同的環(huán)路響應。由于確保IC之間及IC內部的路徑長度一樣也很困難，因此在接收機抖動中還會出現同等的觸發(fā)延遲，導致出現更多的抖動。
嵌入式時鐘方案
把時鐘嵌入到數據中是保證在接收機準確恢復發(fā)射的數據流的一種常用方式。但一旦實現，就會產生一個問題，即系統以一種時鐘速率運行，而輸入的碼流會以略微不同的速率運行。必須以某種方式重新為數據輸入時鐘，以便與接收端系統相匹配。
在某些結構中，特別是在SONET/SDH中，設計人員做的一項重要工作是使系統中的所有時鐘盡可能地匹配，這是通過基于全球定位系統(GPS)來分配高度準確的系統時鐘，或者基于銣(Rubidium)或類似標準來分配本地時鐘而實現的。
其它結構則承受了時鐘速率差異性更大的特點，以此來降低成本和復雜性。在任何情況下，系統最終都必須處理所有的不匹配，這一般要等到差異超過1個比特或1個幀，然后插入或刪除比特或字符。通常，系統協議會插入多個字符，稱為填充字，這些字符在接收機上會被舍棄掉。還有的時候，如果需要的話，協議會允許接收機插入自己的字符，而不會打亂數據的含義。
增加或刪除這些字符可能會極大地影響測試?；趨f議的測試設備通常被設置成處理插入的或刪除的字符，同時仍能識別底層信息。但是，物理層測試設備有時更加受限，它要求碼型完全符合沒有變化的已知重復序列。多出或漏掉碼會導致設備認為發(fā)生了錯誤。
在系統管理基線漂移時也會發(fā)生數據碼型變化，即系統會經過AC耦合和一長串完全相同的位，導致平均信號電壓漂移，直到發(fā)生誤碼。在這種情況下，協議方案對于每個有效字符通常有兩個版本，并確定發(fā)送最能有效抗擊任何基線漂移或運行不一致的版本。接收機上的協議智能完全能夠識別哪種版本是正確，但這也違反了某些測試設備對碼型不變的要求。
某些測試設備可以進行參數測量，而無需重復碼型。這在檢查物理層問題時非常有效，但不能處理協議錯誤。此外，還有可能會漏掉清除后作為正確碼重傳的接收機誤碼，盡管這些碼是有問題的。
通過使用環(huán)回測試，發(fā)送到接收機的信號被環(huán)回，成為發(fā)射機的輸出。但數據并不總是完全相同，因為時鐘速率匹配錯誤會導致填充字變化，這可能會使測試設備混亂。在這些情況下，一種解決方案是創(chuàng)建一個測試環(huán)境，其中發(fā)射機時鐘域和接收機時鐘域完全一樣，從而無需進行域速率匹配。許多使用儀器時鐘恢復的方案可以用測試設備輸出的準確速率創(chuàng)建一個時鐘信號，然后再利用這個信號為環(huán)回測試生成一個測試信號。
隨著時鐘恢復在更多的系統和測試設置中日益普遍，必須考慮其對測量的影響。許多外部影響可能會打亂數據和時鐘源之間的關系。通過了解這兩者之間的關系，可以獲得更實用、更準確的測量結果。
下載文檔
