盡管INL和DNL對于應用在通信和高速數(shù)據(jù)采集系統(tǒng)的高性能數(shù)據(jù)轉換器來講不算是最重要的電氣特性參數(shù)，但它們在高分辨率成像應用中卻具有重要意義。除非經常接觸ADC，否則你會很容易忘記這些參數(shù)的確切定義和重要性。因此，下一節(jié)給出了這些定義的簡要回顧。
INL和DNL的定義
DNL誤差定義為實際量化臺階與對應于1LSB的理想值之間的差異(見圖1a)。對于一個理想ADC，其微分非線性為DNL = 0LSB，也就是說每個模擬量化臺階等于1LSB (1LSB = VFSR/2N，其中VFSR為滿量程電壓，N是ADC的分辨率)，跳變值之間的間隔為精確的1LSB。若DNL誤差指標≤ 1LSB，就意味著傳輸函數(shù)具有保證的單調性，沒有丟碼。當一個ADC的數(shù)字量輸出隨著模擬輸入信號的增加而增加時(或保持不變)，就稱其具有單調性，相應傳輸函數(shù)曲線的斜率沒有變號。DNL指標是在消除了靜態(tài)增益誤差的影響后得到的。具體定義如下：
DNL = |[(VD+1- VD)/VLSB-IDEAL - 1] |，其中0 < D < 2N - 2
VD是對應于數(shù)字輸出代碼D的輸入模擬量，N是ADC分辨率，VLSB-IDEAL是兩個相鄰代碼的理想間隔。較高數(shù)值的DNL增加了量化結果中的噪聲和寄生成分，限制了ADC的性能，表現(xiàn)為有限的信號-噪聲比指標(SNR)和無雜散動態(tài)范圍指標(SFDR)。
圖1a. 要保證沒有丟碼和單調的轉移函數(shù)，ADC的DNL必須小于1LSB。
INL誤差表示實際傳輸函數(shù)背離直線的程度，以LSB或滿量程的百分比(FSR)來度量。這樣，INL誤差直接依賴于與之相比較的直線的選取。至少有兩個定義是常用的：“最佳直線INL”和“端點INL” (見圖1b)：
最佳直線INL定義中包含了關于失調(截距)和增益(斜率)誤差的信息，以及傳輸函數(shù)的位置(在后面討論)。它定義了一條最接近ADC實際傳輸函數(shù)的直線。沒有明確定義直線的精確位置，但這種方法卻具有最好的可重復性，能夠真正描述器件的線性特征。
端點INL所采用的直線經過轉換器傳輸函數(shù)的兩個端點，因而也就確定了直線的精確位置。這樣，對于一個N位ADC來講，這條直線就由其零點(全0)和其滿度(全1)點確定。
最佳直線方法通常被作為首選，因為它能產生比較好的結果。INL是在扣除了靜態(tài)失調和增益誤差后的測量結果，可用下式表示：
INL = | [(VD - VZERO)/VLSB-IDEAL] - D |，其中0 < D < 2N-1
VD是數(shù)字輸出碼D對應的模擬輸入，N是ADC的分辨率，VZERO是對應于全零輸出碼的最低模擬輸入，VLSB-IDEAL是兩個相鄰代碼的理想間隔。
圖1b. 最佳直線法和端點法是定義ADC線性特性的兩種可行辦法
轉移函數(shù)
理想ADC的轉移函數(shù)是階梯狀的，其中每一個臺階對應于某個特定的數(shù)字輸出代碼，而每一次階躍代表兩個相鄰代碼間的轉變。必須確定這些階躍所對應的輸入電壓，以便對ADC的許多特性參數(shù)進行規(guī)范。這項任務會極為復雜，尤其是對于高速轉換器中充滿噪聲的過渡狀態(tài)，以及那些接近于最終結果、并變化緩慢的數(shù)字量。
過渡狀態(tài)沒有在圖1b中顯著標出，而是作為一種概率函數(shù)表達，更為接近實際。當慢慢增加的輸入電壓經過過渡點時，ADC將一個接一個地輸出相鄰代碼。按照定義，在過渡點對應的輸入電壓下，ADC輸出相鄰兩個代碼的幾率相等。
正確的過渡
過渡電壓是指輸出數(shù)碼在兩個相鄰代碼間發(fā)生跳變時輸入電壓。名義模擬值，對應于兩個相鄰過渡電壓之間的某輸入電壓所產生的數(shù)字輸出碼，定義為此范圍的中點(50%點)。如果過渡間隔的邊界已知，該50%點很容易算出。過渡點的確定可以通過測量某一個區(qū)間，然后將該區(qū)間除以其間出現(xiàn)過的相鄰代碼的次數(shù)后得到。
測試靜態(tài)INL和DNL的一般裝置
INL和DNL可以利用準直流的斜坡電壓或低頻正弦波作為輸入來進行測量。一個簡單的直流(斜坡)測試可能需要一個邏輯分析儀，一個高精度DAC (可選)，一個可以掃描待測器件(DUT)輸入范圍的高精密直流源，和一個可連接PC或X-Y繪圖儀的控制接口。
如果設備中包含有高精度DAC (精度比待測器件高得多)，邏輯分析儀能直接處理ADC的輸出數(shù)據(jù)來監(jiān)測失調和增益誤差。精密信號源產生一個測試電壓供給待測器件，并使測試電壓從零刻度到滿刻度緩慢掃過ADC的輸入范圍。經由DAC重構后，從ADC輸入測試電壓中減去對應的DAC輸出電平，就產生一個小的電壓差(VDIFF)，這個電壓可以用X-Y繪圖儀顯示出來，并且和INL、DNL誤差聯(lián)系起來。量化電平的改變反映了微分非線性，而VDIFF與零的偏移代表積分非線性。
積分型模擬伺服環(huán)
另一種辦法也可以用來測試ADC的靜態(tài)線性參數(shù)，與前面的辦法相似但更復雜一些，這就是使用積分型模擬伺服環(huán)。這種方法通常是用于要求高精度測量、而對測量速度沒有要求的測試設備。
典型的模擬伺服環(huán)(見圖2)包含一個積分器和兩個電流源，連接于ADC輸入端。其中一個電流源向積分器注入電流，另一個則吸出電流。數(shù)值比較器連接于ADC輸出并對兩個電流源進行控制。數(shù)值比較器的另一輸入由PC控制，后者可以對N位轉換器的2N - 1個測試碼進行掃描。
圖2. 模擬積分伺服環(huán)的電路配置
如果環(huán)路反饋的極性正確的話，數(shù)值比較器就會驅使電流源“伺服”模擬輸入跟隨給定的代碼跳變。理想情況下，這將在模擬輸入端產生一個小的三角波。數(shù)值比較器控制斜坡信號的方向和速度。在跟隨一次跳變時積分器的斜率必須快，而在采用精密數(shù)字電壓表(DVM)進行測量時，為了降低疊加的三角波過沖峰值，又要求積分器足夠慢。
在MAX108的INL/DNL測試中，伺服板通過兩個連接器連接到*估板(見圖3)。第一個連接器建立起MAX108的主(或副)輸出端口和數(shù)值比較器的鎖存輸入口(P)的連接。第二個連接器將伺服環(huán)(數(shù)值比較器的Q端口)和用于生成參照碼的計算機連接起來。
圖3. 借助MAX108EVKIT和模擬積分伺服環(huán)，該測試裝置可以確定MAX108的INL和DNL特性。
數(shù)值比較器的判決結果解碼后通過P > QOUT輸出端輸出并送往積分器單元。每一次的比較結果都獨立地控制開關的邏輯輸入，驅動積分電路產生出滿足需要的斜坡電壓，供給待測器件的兩路輸入。這種方法具有其優(yōu)越性，但也有一些不足之處：
為了降低噪聲，三角斜坡應該具有低的dV/dt。這有利于產生可重復的數(shù)碼，但要獲得精確測量它需要很長的積分時間。
正、負斜坡的斜率必須匹配方可達到50%點，并且必須對低電平三角波取平均后才可獲得所需要的直流電平。
在設計積分器時常常要求仔細選擇充電電容。為了盡量減小由于電容的“存儲效應”而造成的潛在誤差，應選擇具有低介質吸收的積分電容。
測量精度正比于積分時間而反比于建立時間。
將一個數(shù)字電壓表連接到模擬積分伺服環(huán)中，就可測出INL/DNL誤差與輸出量的關系(圖4a和圖4b)。值得注意的是，INL與輸出碼關系曲線中的拋物線形或弓形曲線表明偶次諧波占主導地位，若曲線呈“S狀”，則說明奇次諧波占主導地位。
圖4a. 該曲線給出了MAX108 ADC的典型積分非線性特性，由模擬積分伺服環(huán)測得。
圖4b. 該曲線給出了MAX108 ADC的典型微分非線性特性，由模擬積分伺服環(huán)測得。
為了消除上述方法的缺陷，可以對伺服環(huán)中的積分單元加以改進，代之以一個L位的逐次逼近寄存器(SAR) (用于捕獲待測器件的輸出碼)、一個L位DAC、以及一個簡單的平均值電路。再結合一個數(shù)值比較器，該電路就組成了一個逐次逼近型轉換器結構(見圖5和后續(xù)的“SAR轉換器”部分)，其中，由數(shù)值比較器對DAC進行控制、讀取其輸出、并完成逐次逼近。同時，DAC提供一個高分辨率的直流電平給被測N位ADC的輸入。在這個實例中，采用一個16位DAC將ADC校準至1/8LSB精度，同時獲得最可信轉移曲線。
圖5. 用逐次逼近寄存器和DAC結構取代模擬伺服環(huán)中的積分器單元
當接近終值時，由于受到噪聲的影響，數(shù)值比較器會來回跳動而變得不穩(wěn)定，此時，平均值電路的優(yōu)勢就突顯出來了。平均值電路包含兩個除法計數(shù)器。“參考”計數(shù)器具有2M個時鐘的周期，其中M是一個可編程的整數(shù)，用來控制計數(shù)周期(同時也決定了測量時間)。“數(shù)據(jù)”計數(shù)器僅在數(shù)值比較器輸出為高時遞增，其周期等于前者的一半，即2M-1個時鐘。
參考計數(shù)器和數(shù)據(jù)計數(shù)器共同工作的效果是對高、低電平的數(shù)量進行了平均，結果被保存于一個觸發(fā)器，并進而傳送到SAR寄存器。這個過程重復16次(在本例中)后便產生了完整的輸出碼。和前面的方法一樣，它也有優(yōu)點和不足之處：
測試裝置的輸入電壓由數(shù)字量定義，這樣可以簡便地修改求取平均值的測式樣點。
逐次逼近方式提供給待測器件模擬輸入的是一個直流電平，而非斜坡電壓。
不足之處在于，反饋環(huán)中的DAC限制了輸入電壓的分辨率。
SAR轉換器
SAR轉換器的工作類似于舊時藥劑師的天平。一邊是未知的輸入采樣，另一邊是由SAR/DAC結構產生的首個砝碼(最高有效位，等于滿量程輸出的一半)。如果未知重量大于1/2FSR，則保留首個砝碼并再增加1/4FSR。否則，用1/4FSR砝碼代之。
將這個步驟重復N次，從MSB到LSB，SAR轉換器就可得到所需要的輸出代碼。N是SAR結構中DAC的分辨率，每個砝碼代表1個二進位。
INL和DNL的動態(tài)測試
要測定ADC的動態(tài)非線性，可以對其施加一個滿度正弦輸入，然后在其全功率輸入帶寬內測量轉換器的信噪比(SNR)。對于一個理想的N位轉換器，理論SNR (僅考慮量化噪聲，無失真)如下：
SNR (單位為dB) = N×6.02 +1.76
這個公式包含了瞬變、積分非線性和采樣時間的不確定性等效應的影響。除此之外的非線性成分可以通過測量恒頻輸入時的SNR來獲得，并可得到一個隨輸入信號幅度的變化關系。例如，使信號幅度掃過整個輸入范圍，從零到滿量程或者反之，當輸入幅度逼近轉換器滿量程時，轉換輸出將與信號源發(fā)生較大偏移。要確定產生這種偏移，排除失真和時鐘不穩(wěn)定性因素的原因，可采用頻譜分析儀分析量化噪聲與頻率的關系。
還有很多其他方法也可以用來測試各種高速和低速數(shù)據(jù)轉換器的靜態(tài)和動態(tài)INL、DNL。本文意在使讀者更好地理解典型工作特性(TOC)的產生，所使用的工具和技術很簡單，但極為巧妙和精確。
下載文檔
