[導(dǎo)讀]Cadence Allegro現(xiàn)在幾乎已成為高速板設(shè)計中實際上的工業(yè)標準，最新版本是Allegro 16.5。與其前端產(chǎn)品Capture相結(jié)合，可完成高速、高密度、多層的復(fù)雜 PCB 設(shè)計布線工作。 01 Q：高頻信號布線時要注意哪些問題？ A：信號線的阻抗匹配；與其他信號線的空間隔離
-
對于模擬信號，這提供了一個完整的傳輸介質(zhì)和阻抗匹配； -
地平面把模擬信號和其他數(shù)字信號進行隔離； -
地回路足夠小，因為你打了很多過孔，地又是一個大平面。
-
首先穩(wěn)壓電源芯片是否是比較干凈，紋波小的電源？模擬部分的供電，對電源的要求比較高； -
模擬部分和ＭＣＵ是否是一個電源，在高精度電路的設(shè)計中，建議把模擬部分和數(shù)字部分的電源分開； -
對數(shù)字部分的供電需要考慮到盡量減小對模擬電路部分的影響。
-
如果蛇形走線在計算機板中出現(xiàn)，其主要起到一個濾波電感和阻抗匹配的作用，用于提高電路的抗干擾能力。計算機主機板中的蛇形走線，主要用在一些時鐘信號中，如PCI-Clk、AGPCIK、IDE、DIMM等信號線。
-
若在一般普通PCB板中，除了具有濾波電感的作用外，還可作為收音機天線的電感線圈等等。如2.4G的對講機中就用作電感。
-
對一些信號布線長度要求必須嚴格等長，高速數(shù)字PCB板的等線長是為了使各信號的延遲差保持在一個范圍內(nèi)，保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性（延遲差超過一個時鐘周期時會錯讀下一周期的數(shù)據(jù)）。
如INTELHUB架構(gòu)中的HUBLink，一共13根，使用233MHz的頻率，要求必須嚴格等長，以消除時滯造成的隱患，繞線是惟一的解決辦法。
一般要求延遲差不超過1/4時鐘周期，單位長度的線延遲差也是固定的，延遲跟線寬、線長、銅厚、板層結(jié)構(gòu)有關(guān)，但線過長會增大分布電容和分布電感，使信號質(zhì)量有所下降。所以時鐘 IC引腳一般都接端接，但蛇形走線并非起電感的作用。
相反地，電感會使信號中的上升沿中的高次諧波相移，造成信號質(zhì)量惡化，所以要求蛇形線間距最少是線寬的兩倍。信號的上升時間越小，就越易受分布電容和分布電感的影響。
-
蛇形走線在某些特殊的電路中起到一個分布參數(shù)的LC濾波器的作用。
免責(zé)聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺僅提供信息存儲服務(wù)。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
