半導(dǎo)體制程到了十字路口 對物聯(lián)網(wǎng)應(yīng)用是好消息

　　半導(dǎo)體產(chǎn)業(yè)來到了一個十字路口：有些設(shè)計(jì)追求微縮至7納米節(jié)點(diǎn)制程，但大多數(shù)設(shè)計(jì)其實(shí)還停留在28納米或更舊的節(jié)點(diǎn)。

　　就如同我們在兩年多以前所預(yù)測，IC產(chǎn)業(yè)正分頭發(fā)展，只有少數(shù)產(chǎn)品積極追求微縮至7納米制程節(jié)點(diǎn)，但大多數(shù)的設(shè)計(jì)仍停留在28納米或更舊的節(jié)點(diǎn)。

　　筆者曾在2014年的一篇文章中指出，摩爾定律（Moore‘s Law）的最后一個節(jié)點(diǎn)已經(jīng)確認(rèn)，就是28納米；那篇文章寫道：“在28納米之后，我們能繼續(xù)把電晶體做得更小、但卻無法更便宜；”如下圖三星 （Samsung）在近期舉行的Semicon West 2016大會上的簡報(bào)所描述的。

　　英特爾（Intel）也曾經(jīng)表示未來半導(dǎo)體制程節(jié)點(diǎn)的演進(jìn)時間將會拉長，但該公司聲稱電晶體的成本仍能維持下降；不過英特爾在晶圓代工領(lǐng)域未有令人印象深刻的成就，顯示情況并非如此。

　　在另外一篇部落格文章中，作者提到：“英特爾會聲稱他們的10納米與7納米節(jié)點(diǎn)比其他晶圓代工業(yè)者（如臺積電與三星）更好，但這一點(diǎn)需要在晶片 層級以PAAC ──功耗（power）、性能（performance）、面積（area）與成本（cost）──為基準(zhǔn)來佐證；在每一個制程節(jié)點(diǎn)，其他晶圓代工業(yè)者在 SoC的PPAC都擊敗了英特爾，我不預(yù)期這在10納米或7納米節(jié)點(diǎn)會有所改變。”

　　這些討論現(xiàn)在看起來都太理論，但先進(jìn)制程節(jié)點(diǎn)元件的實(shí)際工程成本，已經(jīng)證明對產(chǎn)業(yè)界大多數(shù)廠商來說都太昂貴；因此如各方之預(yù)測，半導(dǎo)體產(chǎn)業(yè)確實(shí)已經(jīng)分頭發(fā)展，只有少數(shù)會追求微縮至7納米，而大多數(shù)仍維持采用28納米或更舊節(jié)點(diǎn)的設(shè)計(jì)。

　　下圖是一位半導(dǎo)體產(chǎn)業(yè)資深編輯Ed Sperling在最近發(fā)表的一篇部落格文章中所引用的，從每一季臺積電（TSMC）財(cái)報(bào)統(tǒng)計(jì)出的先進(jìn)制程節(jié)點(diǎn)營收變化；從中或許更可以看出，已經(jīng)有50年歷史的摩爾定律是真的已到盡頭，產(chǎn)業(yè)界現(xiàn)在要面對一個全新的現(xiàn)實(shí)。

　　類似的趨勢觀察也來自于Mentor Graphics一位作者的部落格文章：“65納米及以上的制程節(jié)點(diǎn)，仍占據(jù)整體晶圓產(chǎn)量約43%、或是48%的晶圓廠產(chǎn)能；更明顯的趨勢是，65納米及以上節(jié)點(diǎn)占據(jù)所有初始設(shè)計(jì)（design starts）的近85% （如下圖）；顯然成熟制程節(jié)點(diǎn)仍然不會在短時間之內(nèi)功成身退。”

　　這對創(chuàng)新來說是個好消息，因?yàn)槎鄻踊倪x擇有助于支持新想法以及新技術(shù)，例如3D NAND、FD-SOI、MEMS…等等，這些技術(shù)能為新興的物聯(lián)網(wǎng)（IoT）應(yīng)用實(shí)現(xiàn)新產(chǎn)品。

　　編譯：Judith Cheng

　　（參考原文：28nm Was Last Node of Moore’s Law，by Zvi Or-Bach；本文作者為MonolithIC 3D創(chuàng)辦人）

　　“關(guān)注物聯(lián)網(wǎng)新機(jī)遇的你，怎能錯過這個饕餮盛宴??！由華強(qiáng)聚豐旗下電子發(fā)燒友網(wǎng)舉辦的第三屆“中國IoT大會”將于12月2日在深圳隆重舉行：全球化的 視野、更高價值的獨(dú)家觀點(diǎn)、更專業(yè)的技術(shù)分享、更前沿的脈動把握，匯聚全球物聯(lián)網(wǎng)知名企業(yè)與精英的盛典，你不可錯過！更多信息歡迎大家繼續(xù)關(guān)注電子發(fā)燒友網(wǎng)！”（點(diǎn)擊圖片查看詳情）