智能微網(wǎng)保護(hù)裝置新平臺(tái)技術(shù)設(shè)計(jì)

　　隨著電網(wǎng)規(guī)模的不斷擴(kuò)大，電力系統(tǒng)也逐步提高了對(duì)電能質(zhì)量和可靠性方面的要求。世界范圍內(nèi)發(fā)生了多次影響范圍極大的停電事件，暴露出了超大規(guī)模電力系統(tǒng)內(nèi)分布式電源與大電網(wǎng)之間的矛盾。微網(wǎng)的出現(xiàn)可以解決分布式電源并網(wǎng)給大電網(wǎng)帶來(lái)的問(wèn)題，平時(shí)作為分布式電源與大電網(wǎng)并網(wǎng)運(yùn)行，但是當(dāng)故障發(fā)生時(shí)，微網(wǎng)可以孤島運(yùn)行，從有問(wèn)題的主網(wǎng)上脫離，獨(dú)立為負(fù)荷供電。

　　智能微網(wǎng)是通過(guò)集成的通信體系、高級(jí)的分析技術(shù)、先進(jìn)的控制技術(shù)來(lái)實(shí)現(xiàn)的。微網(wǎng)保護(hù)應(yīng)采用廣域保護(hù)的模式，由中央單元和就地單元兩部分組成。在微網(wǎng)主控制室安裝的中央單元可以提供全站保護(hù)，而在每個(gè)開(kāi)關(guān)處安裝就地處理單元完成交流量和開(kāi)關(guān)量的采集。

　　針對(duì)智能微網(wǎng)保護(hù)方式，大量的數(shù)據(jù)被采集到中央單元，進(jìn)行匯總計(jì)算，同一時(shí)刻的數(shù)據(jù)必須保證在相同的采樣周期得到處理，而不被延遲。復(fù)雜的控制原理和保護(hù)技術(shù)，要求快速響應(yīng)的通訊機(jī)制，都需要有強(qiáng)有力的硬件平臺(tái)的保障。

　　針對(duì)線路或者變壓器的單一對(duì)象的傳統(tǒng)的保護(hù)裝置已不能滿足廣域保護(hù)的模式，新一代平臺(tái)對(duì)計(jì)算、通訊能力有了更高的要求，同時(shí)也提出了對(duì)應(yīng)用不同的小系統(tǒng)方面適用性與易用性的需求。本文提出的系統(tǒng)設(shè)計(jì)可廣泛應(yīng)用于智能微網(wǎng)保護(hù)裝置，并具有實(shí)際操作性。

　　1、設(shè)計(jì)原則

　　智能微網(wǎng)保護(hù)裝置的新平臺(tái)的設(shè)計(jì)原則如下：

　　1.1 廣域保護(hù)方案

　　在廣域保護(hù)方案中，主保護(hù)為智能微網(wǎng)保護(hù)中央單元，完成微網(wǎng)區(qū)域內(nèi)的線路和母線保護(hù)。主保護(hù)的邏輯計(jì)算來(lái)源于就地單元上送的數(shù)據(jù)，并根據(jù)計(jì)算的結(jié)果對(duì)就地單元發(fā)送控制命令。智能終端主要完成就地開(kāi)關(guān)信息、交流量的采集以及中央單元下發(fā)的控制命令的執(zhí)行。

　　智能微網(wǎng)的保護(hù)模塊眾多，定值數(shù)量大，采集的開(kāi)關(guān)量輸入、模擬量輸入與開(kāi)關(guān)量輸出的數(shù)量都遠(yuǎn)大于一套普通的保護(hù)裝置，因此對(duì)保護(hù)中央單元的計(jì)算處理能力、通訊傳輸能力和數(shù)據(jù)存儲(chǔ)能力都提出了高規(guī)格的要求。

　　相對(duì)于由多臺(tái)裝置共同完成全套保護(hù)功能的方案來(lái)說(shuō)，本文提出了單臺(tái)8U裝置完成全套保護(hù)功能的系統(tǒng)設(shè)計(jì)方案。這樣做可以使數(shù)據(jù)更為集中，效率更高，成本降低的同時(shí)也省去組屏和接線的繁復(fù)工作，有利于調(diào)試和維護(hù)工作。

　　1.2 主處理器選型

　　主處理器采用Freescale公司45納米QorIQ系列的P2020，有優(yōu)異的單線程性能功耗比，適用于網(wǎng)絡(luò)、電信、軍事以及工業(yè)市場(chǎng)中的各種應(yīng)用。該通信處理器具有兩個(gè)高性能Power Architecture e500內(nèi)核，每個(gè)內(nèi)核的運(yùn)行頻率為1.33GHz，自帶32KBL1緩存、512KBL2緩存，支持32/64位DDR2和DDR3，同時(shí)支持糾錯(cuò)碼。

　　P2020的外設(shè)豐富，帶有4個(gè)高達(dá)3.125GHz的SerDes、兩個(gè)PCIExpress接口、兩個(gè)SerialRapidIO接口、兩個(gè) SGMII接口、兩個(gè)高速USB控制器。作為主保護(hù)最核心的部分，此款處理器提供了一個(gè)強(qiáng)大的硬件平臺(tái)，特別適用于通信高度集成與大規(guī)模數(shù)據(jù)處理，為智能微網(wǎng)保護(hù)提供充足的資源保障，并且為今后的擴(kuò)展預(yù)留有較大的提升空間。

　　1.3 數(shù)據(jù)總線設(shè)計(jì)

　　智能微網(wǎng)保護(hù)處理的GOOSE與SV數(shù)據(jù)總量是巨大的，但不同小系統(tǒng)處理的數(shù)據(jù)量是不同的，需要根據(jù)需求來(lái)配置不同數(shù)量的插件。各個(gè)插件采集的數(shù)據(jù)都通過(guò)相同的接口由數(shù)據(jù)總線上送主處理器處，這就要求該數(shù)據(jù)總線具有高速、共享、可配置的特性。無(wú)論應(yīng)用于數(shù)字化變電站或是傳統(tǒng)變電站，數(shù)據(jù)總線上的智能插件都要求配置靈活，并具有可擴(kuò)展性。

　　數(shù)據(jù)總線由FPGA加上MLVDS的方式構(gòu)成：FPGA采用Xilinx公司Spartan-6系列的XC6SLX25T芯片，它集成了24051個(gè)邏輯單元，936Kbits的RAM塊，以及38個(gè)DSP48A1單元，內(nèi)置1路PCI-E硬核；MLVDS芯片采用TI公司的SN65MLVD080芯片，可提供8路半雙工的250Mbit的物理通道［3］。

　　每個(gè)插件都配有FPGA和MLVDS芯片，F(xiàn)PGA進(jìn)行數(shù)據(jù)編碼與解碼的工作，SN65MLVD080在總線板上組成的總線方式的物理通道，將主處理器與GOOSE、SV插件的數(shù)據(jù)相互傳輸。這樣的硬件平臺(tái)設(shè)計(jì)使得保護(hù)的適應(yīng)性增強(qiáng)，具有很高的冗余度。

　　1.4 軟硬件可靠性設(shè)計(jì)

　　可靠性在軟硬件2個(gè)方面都有考慮，確保裝置的正確運(yùn)行。軟件方面主要是對(duì)關(guān)鍵電路與核心器件進(jìn)行監(jiān)測(cè)，包括：開(kāi)入、開(kāi)出返讀，電源狀態(tài)監(jiān)視，A/D基準(zhǔn)判斷，內(nèi)存（RAM）與定制區(qū)（EEPROM）的正反碼CRC校驗(yàn)等。發(fā)現(xiàn)任何問(wèn)題，都會(huì)立即閉鎖出口繼電器，發(fā)出告警信號(hào)，并生成事件記錄上送。

　　硬件方面從器件的選擇和回路的雙重化配置來(lái)保障可靠性：所有設(shè)計(jì)都采用工業(yè)級(jí)器件，并充分考慮降額應(yīng)用，降低其發(fā)熱和功耗，控制元器件的失效率，延長(zhǎng)其有效生命周期。采用雙電源、雙采樣等冗余設(shè)計(jì)，防止關(guān)鍵電路上的失效影響了整體運(yùn)行，雙CPU互為閉鎖出口回路減少了單一元器件失效而造成的誤動(dòng)。