一：
1.系統(tǒng)時鐘 SYSCLK SYSCLK=PLLCLK=180MHz.
2.HCLK AHB總線時鐘 系統(tǒng)時鐘SYSCLK經(jīng)過AHB預(yù)分頻器分頻之后得到的時鐘叫APB總線時鐘，即HCLK，大部分外設(shè)的時鐘都是經(jīng)過HCLK分頻得到，我們這里設(shè)置1分頻HCLK=SYSCLK=180HMz。
3.PCLK2 APB2總線時鐘 由HCLK經(jīng)過高速APB2預(yù)分頻器得到。HCLK2屬于高速的總線時鐘，片上高速的外設(shè)就掛載到這條總線上，比如說全部的GPIO、USART、SPI等。至于APB2上的外設(shè) 的時鐘設(shè)置位多少，得等到我們使用該外設(shè)的時候才設(shè)置，現(xiàn)在我們大致設(shè)置好APB2的時鐘，這里設(shè)置為2分頻，即PCLK2=HCLK/2=90MHz。
4.PCLK1 APB1總線時鐘 ，由HCLK經(jīng)過低俗APB預(yù)分頻器得到。HCLK1屬于低速的總線時鐘，最高45HMz,低俗外設(shè)掛在到這條總線上，比如USART2/3/4/5、SPI2/3、I2C1/2等。這里設(shè)置為4分頻，即PCLK1=HCLK/4=45MHz。
二：系統(tǒng)時鐘的來源
系統(tǒng)時鐘的來源可以是HSI、PLLCLK、HSE，具體的由時鐘配置寄存器RCC_CFGGR的SW位配置，我們這里設(shè)置的系統(tǒng)時鐘：SYSCLK=PLLCLK=180MHz。如果系統(tǒng)時鐘是經(jīng)過PLL倍頻之后的PLLCLK得到，當(dāng)HSE出現(xiàn)故障的時候，系統(tǒng)時鐘會切換位HSI=16MHz,直到HSE恢復(fù)正常為止。
HSE是高速的外部時鐘信號，可以由有源晶振或者無源晶振提供，頻率從4~26MHz不等。我們使用的是25MHz的無源晶振，經(jīng)過PLL倍頻之后的時鐘作為系統(tǒng)時鐘SYSCLK
下載文檔
