當(dāng)前位置:首頁(yè) > 技術(shù)學(xué)院 > 技術(shù)前線
[導(dǎo)讀]芯片一般是指集成電路的載體,也是集成電路經(jīng)過(guò)設(shè)計(jì)、制造、封裝、測(cè)試后的結(jié)果,通常是一個(gè)可以立即使用的獨(dú)立的整體。如果把中央處理器CPU比喻為整個(gè)電腦系統(tǒng)的心臟,那么主板上的芯片組就是整個(gè)身體的軀干。對(duì)于主板而言,芯片組幾乎決定了這塊主板的功能,進(jìn)而影響到整個(gè)電腦系統(tǒng)性能的發(fā)揮,芯片組是主板的靈魂。

那么要想造個(gè)芯片,首先,你得畫出來(lái)一個(gè)長(zhǎng)這樣的玩意兒給Foundry (外包的晶圓制造公司)▼


集成電路制造工藝流程

再放大▼


集成電路制造工藝流程

我們終于看到一個(gè)門電路啦! 這是一個(gè)NAND Gate(與非門),大概是這樣▼


集成電路制造工藝流程

A, B 是輸入, Y是輸出

其中藍(lán)色的是金屬1層,綠色是金屬2層,紫色是金屬3層,粉色是金屬4層。那晶體管(“晶體管”自199X年以后已經(jīng)主要是 MOSFET, 即場(chǎng)效應(yīng)管了 ) 呢?仔細(xì)看圖,看到里面那些白色的點(diǎn)嗎?那是襯底,還有一些綠色的邊框?那些是Active Layer (也即摻雜層)。

Foundry是怎么做的呢? 大體上分為以下幾步:

首先搞到一塊圓圓的硅晶圓, (就是一大塊晶體硅, 打磨的很光滑, 一般是圓的)

圖片按照生產(chǎn)步驟排列. 但是步驟總結(jié)單獨(dú)寫出.

1、濕洗(用各種試劑保持硅晶圓表面沒有雜質(zhì))

2、光刻(用紫外線透過(guò)蒙版照射硅晶圓, 被照到的地方就會(huì)容易被洗掉, 沒被照到的地方就保持原樣. 于是就可以在硅晶圓上面刻出想要的圖案. 注意, 此時(shí)還沒有加入雜質(zhì), 依然是一個(gè)硅晶圓. )

3、 離子注入(在硅晶圓不同的位置加入不同的雜質(zhì), 不同雜質(zhì)根據(jù)濃度/位置的不同就組成了場(chǎng)效應(yīng)管.)

4.1、干蝕刻(之前用光刻出來(lái)的形狀有許多其實(shí)不是我們需要的,而是為了離子注入而蝕刻的?,F(xiàn)在就要用等離子體把他們洗掉,或者是一些第一步光刻先不需要刻出來(lái)的結(jié)構(gòu),這一步進(jìn)行蝕刻).

4.2、濕蝕刻(進(jìn)一步洗掉,但是用的是試劑, 所以叫濕蝕刻)—— 以上步驟完成后, 場(chǎng)效應(yīng)管就已經(jīng)被做出來(lái)啦,但是以上步驟一般都不止做一次, 很可能需要反反復(fù)復(fù)的做,以達(dá)到要求。

5、等離子沖洗(用較弱的等離子束轟擊整個(gè)芯片)

6、熱處理,其中又分為:

6.1 快速熱退火 (就是瞬間把整個(gè)片子通過(guò)大功率燈啥的照到1200攝氏度以上, 然后慢慢地冷卻下來(lái), 為了使得注入的離子能更好的被啟動(dòng)以及熱氧化)

6.2 退火

6.3 熱氧化 (制造出二氧化硅, 也即場(chǎng)效應(yīng)管的柵極(gate) )

7、化學(xué)氣相淀積(CVD),進(jìn)一步精細(xì)處理表面的各種物質(zhì)

8、物理氣相淀積 (PVD),類似,而且可以給敏感部件加coating

9、分子束外延 (MBE) 如果需要長(zhǎng)單晶的話就需要。

10、電鍍處理

11、化學(xué)/機(jī)械表面處理

12、晶圓測(cè)試

13、晶圓打磨就可以出廠封裝了。

再通過(guò)圖示來(lái)一步步看▼


集成電路制造工藝流程

1、上面是氧化層, 下面是襯底(硅)——濕洗


集成電路制造工藝流程

2、一般來(lái)說(shuō), 先對(duì)整個(gè)襯底注入少量(10^10 ~ 10^13 / cm^3) 的P型物質(zhì)(最外層少一個(gè)電子),作為襯底——離子注入


集成電路制造工藝流程

3、先加入Photo-resist, 保護(hù)住不想被蝕刻的地方——光刻

4、上掩膜! (就是那個(gè)標(biāo)注Cr的地方。中間空的表示沒有遮蓋,黑的表示遮住了。) —— 光刻


集成電路制造工藝流程

5、紫外線照上去,下面被照得那一塊就被反應(yīng)了——光刻


集成電路制造工藝流程

6、撤去掩膜——光刻


集成電路制造工藝流程

7、把暴露出來(lái)的氧化層洗掉, 露出硅層(就可以注入離子了)——光刻


集成電路制造工藝流程

8、把保護(hù)層撤去. 這樣就得到了一個(gè)準(zhǔn)備注入的硅片. 這一步會(huì)反復(fù)在硅片上進(jìn)行(幾十次甚至上百次)——光刻


集成電路制造工藝流程

9、然后光刻完畢后, 往里面狠狠地插入一塊少量(10^14 ~ 10^16 /cm^3) 注入的N型物質(zhì)就做成了一個(gè)N-well (N-井)——離子注入


集成電路制造工藝流程

10、用干蝕刻把需要P-well的地方也蝕刻出來(lái),也可以再次使用光刻刻出來(lái)——干蝕刻

11、上圖將P-型半導(dǎo)體上部再次氧化出一層薄薄的二氧化硅—— 熱處理

12、用分子束外延處理長(zhǎng)出的一層多晶硅,該層可導(dǎo)電——分子束外延

13、進(jìn)一步的蝕刻,做出精細(xì)的結(jié)構(gòu)。(在退火以及部分CVD)—— 重復(fù)3-8光刻 + 濕蝕刻

14、再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物質(zhì),此時(shí)注意MOSFET已經(jīng)基本成型——離子注入


集成電路制造工藝流程

15、用氣相積淀 形成的氮化物層 —— 化學(xué)氣相積淀


集成電路制造工藝流程

16、將氮化物蝕刻出溝道——光刻 + 濕蝕刻


集成電路制造工藝流程

17、物理氣相積淀長(zhǎng)出 金屬層——物理氣相積淀


集成電路制造工藝流程

18、將多余金屬層蝕刻。光刻 + 濕蝕刻重復(fù) 17-18 次長(zhǎng)出每個(gè)金屬層。

附圖的步驟在每幅圖的下面標(biāo)注,一共18步。

最終成型大概長(zhǎng)這樣:


集成電路制造工藝流程

其中,步驟1-15 屬于 前端處理 (FEOL),也即如何做出場(chǎng)效應(yīng)管。步驟16-18 (加上許許多多的重復(fù)) 屬于后端處理 (BEOL),后端處理主要是用來(lái)布線。最開始那個(gè)大芯片里面能看到的基本都是布線!一般一個(gè)高度集中的芯片上幾乎看不見底層的硅片,都會(huì)被布線遮擋住。

SOI (Silicon-on-Insulator) 技術(shù):

傳統(tǒng)CMOS技術(shù)的缺陷在于:襯底的厚度會(huì)影響片上的寄生電容,間接導(dǎo)致芯片的性能下降。 SOI技術(shù)主要是將 源極/漏極 和 硅片襯底分開,以達(dá)到(部分)消除寄生電容的目的。

傳統(tǒng):


集成電路制造工藝流程

SOI:


集成電路制造工藝流程

制作方法主要有以下幾種(主要在于制作硅-二氧化硅-硅的結(jié)構(gòu),之后的步驟跟傳統(tǒng)工藝基本一致。)

1. 高溫氧化退火:


集成電路制造工藝流程

在硅表面離子注入一層氧離子層


集成電路制造工藝流程

等氧離子滲入硅層, 形成富氧層


集成電路制造工藝流程

高溫退火


集成電路制造工藝流程

成型

或者是

2. Wafer Bonding(用兩塊! )不是要做夾心餅干一樣的結(jié)構(gòu)嗎? 爺不差錢! 來(lái)兩塊!


集成電路制造工藝流程


集成電路制造工藝流程

對(duì)硅2進(jìn)行表面氧化


集成電路制造工藝流程

對(duì)硅2進(jìn)行氫離子注入對(duì)硅2進(jìn)行氫離子注入


集成電路制造工藝流程

翻面


集成電路制造工藝流程

將氫離子層處理成氣泡層將氫離子層處理成氣泡層


集成電路制造工藝流程

切割掉多余部分切割掉多余部分


集成電路制造工藝流程

成型 + 再利用


集成電路制造工藝流程

光刻


集成電路制造工藝流程

離子注入離子注入


集成電路制造工藝流程

微觀圖長(zhǎng)這樣:


集成電路制造工藝流程

再次光刻+蝕刻


集成電路制造工藝流程

撤去保護(hù), 中間那個(gè)就是Fin撤去保護(hù), 中間那個(gè)就是Fin


集成電路制造工藝流程

門部位的多晶硅/高K介質(zhì)生長(zhǎng)門部位的多晶硅/高K介質(zhì)生長(zhǎng)


集成電路制造工藝流程

門部位的氧化層生長(zhǎng)門部位的氧化層生長(zhǎng)


集成電路制造工藝流程

長(zhǎng)成這樣


集成電路制造工藝流程

源極 漏極制作(光刻+ 離子注入)


集成電路制造工藝流程

初層金屬/多晶硅貼片


集成電路制造工藝流程

蝕刻+成型


集成電路制造工藝流程

物理氣相積淀長(zhǎng)出表面金屬層(因?yàn)槭侨S結(jié)構(gòu), 所有連線要在上部連出)


集成電路制造工藝流程

機(jī)械打磨(對(duì)! 不打磨會(huì)導(dǎo)致金屬層厚度不一致)


集成電路制造工藝流程

成型! 成型!


集成電路制造工藝流程
本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉