閾值電壓和關(guān)斷電壓

閾值電壓受襯偏效應的影響，即襯底偏置電位，零點五微米工藝水平下一階mos spice模型的標準閾值電壓為nmos0.7v pmos負 0.8，過驅(qū)動電壓為Vgs減Vth。 MOS管，當器件由耗盡向反型轉(zhuǎn)變時，要經(jīng)歷一個 Si 表面電子濃度等于空穴濃度的狀態(tài)。此時器 件處于臨界導通狀態(tài)，器件的柵電壓定義為閾值電壓，MOSFET的重要參數(shù)之一 。

 MOS管的閾值電壓等于背柵和源極接在一起時形成溝道需要的柵極對source偏置電壓。如果柵極對源極偏置電壓小于閾值電壓，就沒有溝道。 PMOS的工作原理與NMOS相類似。因為PMOS是N型硅襯底，其中的多數(shù)載流子是電子，少數(shù)載流子是空穴，源漏區(qū)的摻雜類型是P型。

PMOS的工作條件是在柵上相對于源極施加負電壓，亦即在PMOS的柵上施加的是負電荷電子，而在襯底感應的是可運動的正電荷空穴和帶固定正電荷的耗盡層，不考慮二氧化硅中存在的電荷的影響，襯底中感應的正電荷數(shù)量就等于PMOS柵上的負電荷的數(shù)量。

當達到強反型時，在相對于源端為負的漏源電壓的作用下，源端的正電荷空穴經(jīng)過導通的P型溝道到達漏端，形成從源到漏的源漏電流。同樣地，VGS越負(絕對值越大)，溝道的導通電阻越小，電流的數(shù)值越大。