一研究生精密電源的設(shè)計(jì)及心得分享

剛做完幾個(gè)項(xiàng)目，來做點(diǎn)記錄。跟大伙交流交流。本人沒怎么做過電源。這個(gè)項(xiàng)目是頭一個(gè)。一直做模擬信號(hào)高速信號(hào)的我，對(duì)待電源的認(rèn)識(shí)很淺，望大家多多提意見。為我指點(diǎn)指點(diǎn)哈。

是這么個(gè)事情。實(shí)驗(yàn)室買了一套十幾萬的光模塊(本人是某大學(xué)光接入網(wǎng)實(shí)驗(yàn)室的研究生)，這個(gè)模塊是又貴又脆。對(duì)電源要求非常挑剔~~工作的最小電源電壓是3v3,最大是3v4,功率到不是很大，0.5w的樣子。而且，超過3.4就燒，一燒就十幾萬沒了……這個(gè)模塊對(duì)靜電毫無抵抗力，所以要給他做電源不怎么好弄。這個(gè)光模塊有個(gè)供電口和三個(gè)可調(diào)節(jié)的直流偏執(zhí)口。

頭次做電源，做這么個(gè)精細(xì)的電源，我是這么思考的：

1.電壓在3v3--3v4,那么就是說紋波峰峰不能過100mv

2.啟動(dòng)電源時(shí)的浪涌一定不能有，否則就跪了……

3.應(yīng)該要有個(gè)保護(hù)，萬一有人上電電壓大了，或者燒壞了什么東東，板子的反應(yīng)應(yīng)該是斷電不工作而不是短路

4.光模塊工作在25GHz,電源除了安全性好意外，還要保證性能好，能支持射頻器件

基于上面幾點(diǎn)的考慮，我試著用設(shè)計(jì)信號(hào)的態(tài)度設(shè)計(jì)這么個(gè)東東。(現(xiàn)在想想，除了最基本的理論外，其實(shí)，模擬和電源差不太多~~~)

對(duì)于第一點(diǎn)和第四點(diǎn)，那沒什么大問題。我之前做過12.5G的射頻板，對(duì)于芯片選型和電路設(shè)計(jì)沒什么問題。因?yàn)榭紤]到紋波的大小跟負(fù)載的輕重有關(guān)。所以，我選了5V輸入，3.3V輸出的射頻LDO,并且用倆(因?yàn)橐粋€(gè)能支持的最大電流是0.15A)。一個(gè)單獨(dú)負(fù)責(zé)供電，另一個(gè)負(fù)責(zé)3路可調(diào)偏執(zhí)電壓。這樣每個(gè)LDO都不會(huì)工作在大負(fù)載下。另外，選用LDO而不是DC/DC也是為了降低紋波。

這仨都是input 和output 的rail2rail,這樣保證可調(diào)范圍最大。注意，有一路是要可調(diào)到5V,所以這路的滑變上又串了個(gè)電阻，這樣保證加電在5v5時(shí)輸出也在5V以內(nèi)，因?yàn)槠綍r(shí)調(diào)電壓不太用5v,所以這里平時(shí)達(dá)不到5V也不要緊。

對(duì)于浪涌，我第一個(gè)想到的是LDO軟啟動(dòng)……但芯片貌似不支持。想外加RC自己做個(gè)延時(shí)，卻發(fā)現(xiàn)芯片自己內(nèi)部有下拉，高電平工作。那么，對(duì)地并個(gè)電容也沒有意義。關(guān)注到手冊(cè)中芯片在使能拉高后，輸出會(huì)延遲緩慢升高(大概0.1ms)，雖然不知道他的延遲是不是滿足我這邊浪涌的時(shí)間，但……have a try,輸出的浪涌就算有也不會(huì)大吧。(對(duì)于對(duì)設(shè)計(jì)負(fù)責(zé)的態(tài)度，這話說的多沒有底氣啊)

所以，我就在輸入端加了TVS保護(hù)，串了一個(gè)肖特基和自恢復(fù)保險(xiǎn)絲做了個(gè)簡(jiǎn)單保護(hù)。

這個(gè)LDO輸入不能過5v5.所以，我就在輸入端做了個(gè)保護(hù)電路。

這里，電壓基準(zhǔn)輸出3.0v標(biāo)準(zhǔn)參考，另一路是實(shí)際電壓的分壓，當(dāng)輸入在5.5V以下，比較器輸出低電平，開關(guān)管導(dǎo)通，否則，比較器負(fù)端輸入高于正端，管子關(guān)短，從而保證了電路的安全。

以上就是所有這個(gè)設(shè)計(jì)的原理圖部分。PCB也畫好了，目前在加工中，先文章寫著，等待調(diào)試結(jié)果，如果性能好的，一定跟大家說，不過我有感覺應(yīng)該差不了。反正這個(gè)電源的難點(diǎn)在于精細(xì)和保護(hù)，不在效率。先上個(gè)PCB:

不好意思，抹掉的部分是我的名字……哈哈，就不透露了，大家也沒興趣知道。

我總結(jié)了這個(gè)設(shè)計(jì)，其實(shí)，如果像考慮信號(hào)鏈一樣的考慮到整個(gè)電源設(shè)計(jì)，也是需要分好多部分，考慮好多可能。對(duì)于電源，布局布線可能比原理圖關(guān)鍵。對(duì)于信號(hào)鏈來說，原理圖可能要經(jīng)過幾板性能較差的PCB的修改后才能滿足要求。但我感覺，電源設(shè)計(jì)的難點(diǎn)還是在DC/DC上。這個(gè)項(xiàng)目中大多也是芯片參考電路，就前段的保護(hù)電路是自己的?，F(xiàn)在等待調(diào)試結(jié)果，有結(jié)果了再給大家匯報(bào)匯報(bào)。大伙就這個(gè)設(shè)計(jì)多多給我提不足哈，這樣我下次就知道該怎么弄了。

前天板子到了，昨天焊接+調(diào)試，一版通過，不過遇到些問題和經(jīng)驗(yàn)，總結(jié)如下：

1. 用于電壓比較的一顆電壓基準(zhǔn)芯片發(fā)現(xiàn)基準(zhǔn)不準(zhǔn)，會(huì)隨輸入電壓浮動(dòng)，后來改成同封 裝的LDO,問題解決;

2.運(yùn)放選型要看好，特別是工作在跟隨器狀態(tài)。我這里用的芯片是實(shí)驗(yàn)室多的，所以就湊合了，結(jié)果自激。對(duì)比原理圖和芯片手冊(cè)的波特圖發(fā)現(xiàn)，我的負(fù)載電容過大(本來是想給后級(jí)濾波用，現(xiàn)在想想是多余了)，使得相位條件不滿足，芯片開始自激，去掉電容，問題解決;

3.這個(gè)問題很奇特，不解，各位知道的話不吝指點(diǎn)：

運(yùn)放U6B作為比較器，當(dāng)負(fù)端斷開，而改變正端電壓時(shí)，負(fù)端竟然也會(huì)有電壓!而且也會(huì)隨著正端改變!(電壓值跟負(fù)端不同，差0.5v左右)，我想不通，就算負(fù)端接上3v3LDO,負(fù)端電壓也不是3v3,是3v7,并且也會(huì)隨著正端電壓變化而變化。后來我在正端下拉個(gè)電阻，問題解決。至今不知道為什么(電荷集聚?……)個(gè)人推測(cè)和運(yùn)放的輸入端做法有關(guān)，可能換個(gè)運(yùn)放就好了。