地址譯碼電路

地址譯碼有兩種方式，一種是單譯碼方式，或稱為字結(jié)構(gòu)方式;另一種是雙譯碼方式，或稱為X-Y譯碼結(jié)構(gòu)。

1)單譯碼方式

16字&TImes;4位的存儲器共有64個存儲單元，排列成16行&TImes;4列的矩陣，每個小方塊表示一個存儲單元。電路設(shè)有4根地址線，可尋址24=16個地址邏輯單元，若把每個字的所有4位看成一個邏輯單元，使每個邏輯單元的4個存儲單元具有相同的地址碼，譯碼電路輸出的這16根字線剛好可以選擇16個邏輯單元。每選中一個地址，對應(yīng)字線的4位存儲單元同時被選中。選中的存儲單元將與數(shù)據(jù)位線連通，即可按照要求實(shí)現(xiàn)讀或?qū)懖僮髁恕?/p>

2)雙譯碼結(jié)構(gòu)

視每個字的1位存儲單元構(gòu)成一個邏輯單元，圖中每個小方塊表示一個邏輯單元。16個可尋址邏輯單元排列成4&TImes;4的矩陣，為減少地址譯碼電路的輸出數(shù)量，采用雙重譯碼結(jié)構(gòu)，每個地址譯碼的輸出線數(shù)為22=4根(單譯碼方式需16根地址輸出線)。圖中A0、A1是行地址碼，A2、A3是列地址碼。行、列地址經(jīng)譯碼后分別輸出4根字線X0～X3和Y0～Y3。X字線控制矩陣中的每一行是否與位線連通，一行中究竟哪個邏輯單元被選中則由Y字線控制。被選中的單元將與數(shù)據(jù)線連通，以交換信息。

地址譯碼電路