基于AD9444的時間交叉采樣ADC系統(tǒng)

應(yīng)用AD9444的并采用AFB技術(shù)的四通道時間交叉采樣ADC系統(tǒng)在提高分辨率的同時，也提高了系統(tǒng)的采樣速率。

數(shù)字、軟件無線電和微電子技術(shù)的高速發(fā)展，極大的促進(jìn)了模數(shù)轉(zhuǎn)換電路設(shè)計的發(fā)展。模數(shù)轉(zhuǎn)換器件經(jīng)歷了從低性能到高性能的發(fā)展過程，并產(chǎn)生了多種結(jié)構(gòu)類型的轉(zhuǎn)換器件。在對高速高性能的模數(shù)轉(zhuǎn)換系統(tǒng)的需求不斷增加的情況下，時間交叉采樣法是最佳的選擇。伴隨著低價、高速、可配置的數(shù)字硬件平臺（DSP、FPGA、CPLD和ASIC等）的出現(xiàn)，新的數(shù)字處理技術(shù)的發(fā)展已經(jīng)為時間交叉采樣法的ADC系統(tǒng)性能的突破開辟了道路。數(shù)字后處理方法比起傳統(tǒng)的模擬匹配技術(shù)有很多優(yōu)點，實現(xiàn)起來比較靈活，并且可以被設(shè)計成所期望得到的精度。

AD9444的功能和特性

圖1：AD9444的內(nèi)部結(jié)構(gòu)框圖

圖1是14位模數(shù)轉(zhuǎn)換器（ADC）AD9444的內(nèi)部結(jié)構(gòu)框圖。AD9444的采樣速率為80MSPS，高SFDR擴大了無線基站接收機的動態(tài)范圍，提高了服務(wù)質(zhì)量并降低了成本。AD9444擁有片上基準(zhǔn)電壓和跟蹤保持電路，輸出時鐘使數(shù)據(jù)的輸出簡單化，并且當(dāng)信號超過所選擇的信號范圍時輸出提示。AD9444的LVDS輸出可連接AD6636多通道寬帶數(shù)字下變頻器，特別適合于TigerSHARC處理器。此外，當(dāng)AD9444和AD9510時鐘分配器一起使用時，AD9444便可以獲得一個優(yōu)良的時鐘源。

AD9444具有如下特性。

● 100dB的雙通道無雜波失真動態(tài)范圍：69.3～70.3MHz；
● 70MHz輸入時，信噪比為73.1dB，無雜波動態(tài)失真范圍為97dBc；
● 差分非線性=±0.4LSB，積分非線性=±0.6LSB；
● 功耗為1.2W；
● 3.3V和5V的供電電壓
● 2.0Vp-p滿量程差分輸入

原理及系統(tǒng)組成

1. 時間交叉采樣法

圖2：四通道時間交叉采樣系統(tǒng)數(shù)據(jù)流圖

多路輸出的時間交叉法模數(shù)轉(zhuǎn)換是一個比較成熟的概念，這種方法不僅節(jié)省空間，并且能成倍提高現(xiàn)有的高性能ADC的采樣速率，適合于需要高采樣率的模數(shù)轉(zhuǎn)換系統(tǒng)。時間交叉采樣ADC系統(tǒng)采用的運行理念是：m路ADC中每一片ADC的采樣頻率是整個系統(tǒng)采樣頻率的1/m。每一路通道鎖定在一個相位上，使系統(tǒng)作為一個整體在相等的時間間隔增量上采樣，每片ADC在全速采樣下得到連接完好的圖像。圖2給出了典型的四通道的時間交叉采樣ADC系統(tǒng)的數(shù)據(jù)流圖。最終輸出的數(shù)據(jù)流是由系統(tǒng)中的每一通道的輸出數(shù)據(jù)按照適當(dāng)?shù)捻樞蚪徊孑敵霎a(chǎn)生的。

2. AFB法

圖3：AFB法基本模塊框圖

圖3是AFB（Advanced Filter Bank）法的基本模塊框圖。通過使用特殊的多頻FIR濾波器結(jié)構(gòu)，AFB法可以通過一個簡單的數(shù)字硬件平臺實現(xiàn)，例如FPGA或CPLD。通過使用AFB法，時間交叉采樣的ADC系統(tǒng)占用奈奎斯特頻帶的90%，并可以在任何一個轉(zhuǎn)換器的奈奎斯特頻帶中進(jìn)行設(shè)定。通過使用AFB的特殊的FIR結(jié)構(gòu)和系數(shù)計算程序，就可以實現(xiàn)寬帶寬匹配。

3. 系統(tǒng)組成

圖4：基于AD9444的時間交叉采樣系統(tǒng)

本系統(tǒng)是某雷達(dá)的數(shù)字采集部分，由4片AD9444、1片F(xiàn)PGA、1片TS101和1片AD9510（時鐘分配）組成。系統(tǒng)的框圖如圖4所示，30MHz的中頻信號輸入經(jīng)過ADC后進(jìn)行數(shù)字濾波和正交解調(diào)，然后送入DSP內(nèi)進(jìn)行處理。數(shù)字帶通濾波、正交解調(diào)、數(shù)字低通濾波和抽取都在FPGA內(nèi)完成。由于對各通道對應(yīng)的相位精確度要求比較高，本系統(tǒng)采用了專用的時鐘分配芯片AD9510來降低操作中的誤差。AD9510帶有一個片上PLL核，具有多路輸出的時鐘分配功能和低抖動、低相位噪聲的優(yōu)點，可以大大提高轉(zhuǎn)換性能。系統(tǒng)中的增益匹配、失調(diào)匹配和相位匹配直接影響著整個系統(tǒng)的性能，而分辨率的高低又對這三種匹配有影響。

在FPGA內(nèi)采用AFB法來處理接收到的數(shù)據(jù)，以達(dá)到所期望的信號輸出。AFB ADC結(jié)構(gòu)克服了時間交叉采樣結(jié)構(gòu)對轉(zhuǎn)換器之間的失配極為敏感的缺點以及開關(guān)電容結(jié)構(gòu)的速度和噪聲方面的限制，同時減小了由增益和相位失配引起的誤差。“Advanced Filter Bank”所指的濾波器組既包括數(shù)字濾波器，也包括模擬濾波器，不同于只包括數(shù)字濾波器的普通濾波器組。AFB ADC采用模擬分解濾波器，將輸入分解成m通道的模擬輸入信號，系統(tǒng)的理想采樣率為每一個轉(zhuǎn)換器通道的m倍，分辨率與每一個通道的分辨率相同。

4. 系統(tǒng)設(shè)計注意事項

通常模數(shù)轉(zhuǎn)換電路工作在混合信號（模擬和數(shù)字）的環(huán)境中，數(shù)字電路相對于模擬電路而言是一種噪聲源，所以高速模數(shù)轉(zhuǎn)換電路的供電及接地設(shè)計對其工作特性有較大的影響。轉(zhuǎn)換電路中的高速ADC是一個混合器件，即在器件內(nèi)部同時有數(shù)字電路和模擬電路兩部分。為了避免數(shù)字信號耦合到模擬電路中去，數(shù)字地和模擬地通常要分開，只在一點會合。另外，模擬轉(zhuǎn)換電路單電源供電設(shè)計的好壞對轉(zhuǎn)換性能也有很大的影響。同接地一樣，應(yīng)將電路中的模擬部分和數(shù)字部分的電源線（最好是電源平面）分開，將數(shù)據(jù)轉(zhuǎn)換器的數(shù)字電源按模擬電源處理。必要情況下應(yīng)將模擬電源引腳與數(shù)字電源引腳用跨接電感的方式隔離。另外，在各個電源的引腳附近應(yīng)分別接去耦電容，通常是0.01μF，如果空間允許的話，每個器件都應(yīng)加接一個10μF的電容。