當(dāng)前位置:首頁 > 電源 > 數(shù)字電源
[導(dǎo)讀]0 前言隨著計算機和半導(dǎo)體技術(shù)的發(fā)展,LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大

0 前言

隨著計算機和半導(dǎo)體技術(shù)的發(fā)展,LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進步,需要處理的數(shù)據(jù)量大大增加,系統(tǒng)的頻率越來越高,系統(tǒng)的規(guī)模越來越大,對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實現(xiàn),系統(tǒng)體積較大、調(diào)試困難、不易修改。隨著半導(dǎo)體技術(shù)的進一步發(fā)展及大規(guī)模集成電路的廣泛應(yīng)用,ARM具有體積小、功耗低、數(shù)據(jù)處理能力強等特性,PLD能夠滿足LED大屏幕系統(tǒng)高速圖像數(shù)據(jù)傳輸對速度的要求且設(shè)計靈活。鑒于此,本設(shè)計采用ARM+RAM+FPGA方案,解決了系統(tǒng)的運行速度、尋址能力和功耗等問題,從而支持更大可視區(qū)域的穩(wěn)定顯示,存儲更多的顯示內(nèi)容。

1 系統(tǒng)組成及原理

該系統(tǒng)主要由PC機、顯示控制電路和LED顯示屏3部分構(gòu)成,如圖1所示。

PC機在控制中作為上位機,用于后級下位機ARM的控制和管理。上位計算機主要用于人機交互,完成對顯示控制電路的顯示數(shù)據(jù)發(fā)送以及設(shè)置LED顯示屏的顯示效果。用戶在上位機上通過控制軟件將編輯好的文字圖片信息和相應(yīng)的控制命令通過串行通信傳輸至系統(tǒng)的控制電路部分,LED顯示屏即可根據(jù)用戶選擇的方式循環(huán)顯示用戶編輯好的文字和圖片,該系統(tǒng)還具有脫機顯示的功能,用戶將顯示的內(nèi)容傳送至顯示控制電路部分后,上位計算機就可以不再介入顯示的過程,顯示系統(tǒng)可以根據(jù)用戶設(shè)定的模式顯示所要顯示的信息內(nèi)容。數(shù)據(jù)轉(zhuǎn)換信號控制部分采用ARM實現(xiàn),LED顯示屏的掃描驅(qū)動電路采用FPGA來完成。上位機與下位機之間的通信采用標準的RS232/RS485計算機數(shù)據(jù)串行通信方式,它們相對獨立,但相互間協(xié)調(diào)工作。顯示屏以LED為像素,由LED點陣顯示單元拼接而成的,本設(shè)計的顯示屏為16行×256列,采用640×480點陣結(jié)構(gòu)。

2 系統(tǒng)硬件設(shè)計

2.1顯示控制電路

顯示控制電路系統(tǒng)的重要部分,主要由輸入接口電路、數(shù)據(jù)轉(zhuǎn)換及信號控制電路、掃描驅(qū)動電路組成,如圖2所示。
 

當(dāng)顯示屏做得越大,即屏幕的點陣越多,向顯示屏發(fā)送的數(shù)據(jù)就越多,數(shù)據(jù)傳輸與控制的時間也會增加,完成一屏掃描的時間會越長。因此,在設(shè)計中必須考慮這個因素。滿足這一要求,關(guān)鍵在于提高程序的執(zhí)行速度,可以選擇更快的CPU或數(shù)字信號處理芯片ARM。本設(shè)計采用基于ARM的32位嵌入式RISC為處理器,S3C4510B是完全可以勝任的,該微處理器的速度較高,而且存儲容量較大。

上位機通過串口經(jīng)過RS232/RS485轉(zhuǎn)換器將指令集發(fā)送給ARM微處理器,ARM微處理器把接收到的指令集放入外部的FLASH中保存,斷電后內(nèi)容不丟失,同時ARM外部擴展兩片SRAM用于存放快速運算的數(shù)據(jù),光傳感器和溫度傳感器用來測量外界的光和溫度,以便隨著光線的強弱改變顯示屏的亮度,在顯示屏上顯示出外界溫度。FPGA完成對LED屏的掃描驅(qū)動過程,其內(nèi)部固化的數(shù)字邏輯負責(zé)產(chǎn)生屏幕顯示控制信號(串行移位時鐘、行鎖存信號、行選信號等),其外部配置的兩片SRAM用于分時讀取灰度數(shù)據(jù)。同時,F(xiàn)PGA從SRAM中讀取灰度數(shù)據(jù)信號,并將其轉(zhuǎn)換成上屏數(shù)據(jù)后串行輸出到相應(yīng)的顏色的信號數(shù)據(jù)總線上。FPGA外部擴展的兩片SRAM組成了數(shù)據(jù)緩沖、切換區(qū),采用乒乓邏輯,某一時刻向一片存儲器寫入數(shù)據(jù),另一片被FPGA邏輯讀取數(shù)據(jù)轉(zhuǎn)換后送人顯示屏,二者輪流切換,保證了數(shù)據(jù)的高速上屏和顯示的連續(xù)性。ARM外部配置大容量的SRAM和Flash存儲器,與傳統(tǒng)的顯示屏控制電路相比較,可以支持更大的顯示區(qū)域、存儲更多的顯示內(nèi)容、獲得更好的顯示效果。

2.2掃描驅(qū)動電路設(shè)計

LED顯示屏的掃描驅(qū)動電路部分是由FPGA來實現(xiàn)的,如圖3所示。

掃描驅(qū)動電路主要完成灰度數(shù)據(jù)的讀取和發(fā)送、上屏灰度數(shù)據(jù)的產(chǎn)生、移位時鐘的產(chǎn)生、亮度信號的控制、4個分區(qū)鎖存信號的產(chǎn)生、通知ARM發(fā)送數(shù)據(jù)等功能。這些功能均在一片F(xiàn)PGA中完成,這樣使顯示控制電路板的體積減小,而且由于FPGA功能用硬件描述語言VHDL編程實現(xiàn),即可以通過使用VHDL語言編程,來驗證系統(tǒng)方案的可行性及正確性,然后再用FPGA硬件來實現(xiàn),從而可以大大縮短開發(fā)周期,使設(shè)計靈活、修改方便,同時FPGA由于高集成度、高速高可靠性、開發(fā)周期短的特點,從而大大改善電路性能。

這種設(shè)計的實現(xiàn)需要FPGA提供大量的I/O引腳,其中I/O引腳包括(1)系統(tǒng)總線接口:數(shù)據(jù)總線8根,控制信號線5根,亮度信號線3根,輸入線1根,復(fù)位信號線1根,共18根;(2)雙體SRAM總線接口:地址總線15根,數(shù)據(jù)總線8根,讀寫控制信號2根,共50根;(3)顯示控制信號輸出接口:移位時鐘信號1根,行鎖存信號1根,行選4根;(4)顯示像素數(shù)據(jù)輸出接口:紅、綠、藍共3根。共計18+50+6+3=77個I/O口。為了可以使LED顯示屏的尺寸增加1倍,即所需的I/O口增多,同時考用VHDL語言描述的內(nèi)部功能邏輯所需的宏單元數(shù)量,需要選擇256個宏單芯片,在此FPGA選用32位的PolarPro QLlP300芯片。

2.3靜態(tài)存儲器SRAM的選擇

外部擴展的兩片SRAM,要求能滿足上屏數(shù)據(jù)讀取速度的要求,考慮到存儲數(shù)據(jù)的寬度和容量,本設(shè)計選用ISSI(Integrated Silicon Solution Inc.)公司的IS61C1024芯片。該芯片存儲容量為128 kB,8位數(shù)據(jù)寬度,最高讀寫速度為25 ns,電源電壓為5 V,具有最高40 MHz的讀寫頻率,可進行高速異步讀寫操作,無須等待時間,其容量滿足一屏文字和圖像數(shù)據(jù)信息的存儲要求,兩片SRAM采用雙體切換技術(shù)來完成數(shù)據(jù)的存儲和讀取過程。

3 系統(tǒng)軟件設(shè)計

3.1 ARM軟件設(shè)計

根據(jù)該系統(tǒng)的設(shè)計需求,將軟件劃分如下幾個模塊分別形成獨立的程序文件:啟動代碼模塊、串口模塊、時鐘模塊、溫度和亮度傳感器模塊、FLASH管理模塊、下載管理模塊和顯示模塊。啟動代碼用于初始化系統(tǒng)配置、初始化各個處理器模式下的棧空間,初始化目標板,引導(dǎo)C程序運行,用匯編語言編寫;串口模塊實現(xiàn)串口的發(fā)送、接收等基本功能;時鐘模塊實現(xiàn)RTC時間的設(shè)置與讀取等基本功能;溫度和亮度傳感器模塊實現(xiàn)溫度和亮度控制;Flash管理模塊實現(xiàn)外部FLASH擦除、存儲、分配的管理,將顯示指令和顯示信息進行存儲;下載管理模塊負責(zé)與上位機通訊,下載顯示指令和信息;顯示模塊負責(zé)顯示指令的解析以及顯示信息的提取,顯示效果的處理,包括出場模式和表演模式以及各種字體字形的產(chǎn)生,同時負責(zé)送灰度數(shù)據(jù)給FPGA,本設(shè)計以啟動代碼為例闡述源代碼的編寫。

通常將啟動代碼劃分為5個文件:startup.s、IRQ.s、stack.s、heap.s和target.c。startup.s包含中斷向量表和系統(tǒng)初始化代碼;IRQ.s包含中斷服務(wù)程序與C程序的接口代碼;stack.s和heap.s保存C語言使用的堆和棧的開始位置;target.c包含目標板特殊的代碼,包括異常處理程序和目標板初始化程序。下面給出幾個關(guān)鍵的初始化程序段供參考。

1.中斷向量表

2.系統(tǒng)初始化代碼

ResetInit

BL Initstack;初始化芯片各種模式的堆棧

BL TargetResetInit:目標板基本初始化

B Main;跳轉(zhuǎn)到ADS提供的_ain函數(shù)處,它初始化函數(shù)庫并最終引導(dǎo)CPU進入main()函數(shù)

3.初始化CPU堆棧Initstack(源代碼略)

3.2 FPGA內(nèi)部的功能模塊

圖4為FPGA內(nèi)部的功能模塊圖。FPGA將ARM傳送過來的信號包括灰度數(shù)據(jù)(DATA)、系統(tǒng)時鐘(CLK)、幀同步信號(VSYNC)、行同步信號(HSYNC)、片選信號(CS2)和寫信號(WRITE)送入存儲器切換電路,存儲器切換電路將圖像數(shù)據(jù)(DAIA)分時送到靜態(tài)存儲器SRAM1和靜態(tài)存儲器SKAM2進行存儲。SRAM1和SRAM2工作在交替讀寫狀態(tài),即向一片SRAM寫人數(shù)據(jù)的同時,從另一片SRAM中讀出數(shù)據(jù);靜態(tài)存儲器的讀寫狀態(tài)由系統(tǒng)時鐘、幀同步、行同步以及片選信號來控制。讀地址發(fā)生器用于計算所需數(shù)據(jù)信息在存儲器中存儲的地址,以便保證LED大屏幕的正確顯示,它是由移位時鐘來控制產(chǎn)生15位讀地址信號,移位時鐘信號的工作頻率為4 MHz。讀地址發(fā)生器產(chǎn)生的讀地址信號在移位時鐘的作用下,產(chǎn)生4個分區(qū)鎖存信號,4個分區(qū)的顯示數(shù)據(jù)同時送人屏體,只有當(dāng)鎖存信號有效時,才點亮顯示屏。從SRAM讀出的灰度數(shù)據(jù)DAIA送入灰度值發(fā)生器,并根據(jù)屏體顯示結(jié)構(gòu)進行數(shù)據(jù)重組,轉(zhuǎn)化成LED顯示屏要求的上屏數(shù)據(jù)信號(紅、綠、藍灰度數(shù)據(jù))。三色的上屏數(shù)據(jù)送入串行發(fā)送數(shù)據(jù)寄存器,并在移位時鐘的作用下串行發(fā)送至屏體。在將一片SRAM中的數(shù)據(jù)轉(zhuǎn)換后上屏的同時,通知微處理器發(fā)送下一屏數(shù)據(jù)。此外,ARM還發(fā)送兩位亮度控制信號COMM0、COMM1和亮度數(shù)據(jù)信號COMM2。串行發(fā)送的亮度數(shù)據(jù)信號進入8位串并轉(zhuǎn)換電路,在COMM0、COMM1的控制下,產(chǎn)生亮度信號。

4 仿真及系統(tǒng)驗證

使用ModelSim仿真用VHDL編寫的掃描驅(qū)動電路波形如圖5。從圖5可知,從ARM接收到的數(shù)據(jù)data(01010101)存入到外部擴展的存儲器SRAM2,m2ma是存儲器2的地址線,它根據(jù)控制信號(tp1,tp2,cs2,swite)的控制作用連續(xù)增加;cm2d是存儲器2的數(shù)據(jù)線,將data數(shù)據(jù)存入,則cm2d為01010101,同時從存儲器1中讀出數(shù)據(jù),轉(zhuǎn)換后送給red0、ged0、bed0,從而驗證驅(qū)動電路的正確性。
 

經(jīng)硬件設(shè)計和軟件編碼與調(diào)試后,將ARM軟件源代碼通過ISP下載到ARM中的FLASH后復(fù)位運行,系統(tǒng)驗證了該設(shè)計的可靠性和正確性。

5 結(jié)論

本設(shè)計采用32位ARM嵌入式微處理器S3C4510B和32位FPGA掃描驅(qū)動電路芯片PolarProQLlP300,選用IS61C1024靜態(tài)RAM作為緩存器,組成由多塊大屏幕LED顯示器構(gòu)成的顯示系統(tǒng),選用ARM+RAM+FPGA設(shè)計方案,從而解決了系統(tǒng)的運行速度、尋址能力和功耗等問題,從而支持更大可視區(qū)域的穩(wěn)定顯示,存儲更多的顯示內(nèi)容。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉