英特爾加入DARPA計(jì)劃，是否發(fā)布AIB還未決定

美國(guó)國(guó)防高等研究計(jì)劃署(DARPA)旗下簡(jiǎn)稱為“CHIPS”的計(jì)劃，在未來(lái)8個(gè)月目標(biāo)將定義及測(cè)試開(kāi)放芯片介面，目標(biāo)培育從即插即用小芯片(Chiplet)設(shè)計(jì)半導(dǎo)體元件的生態(tài)體系，希望在3年內(nèi)將可見(jiàn)有多家公司以此連結(jié)廣泛的晶粒，用以打造復(fù)雜的半導(dǎo)體元件，目前英特爾(Intel)已參與這項(xiàng)計(jì)劃，賽靈思(Xilinx)幾位高層也對(duì)DARPA這項(xiàng)計(jì)劃表現(xiàn)出興趣，預(yù)期不久后還會(huì)有幾家業(yè)者加入。

根據(jù)報(bào)導(dǎo)，目前英特爾正在討論是否開(kāi)放其部分“嵌入式多裸片互連橋接”(Embedded Multi-Die Interconnect Bridge;EMIB)技術(shù)，作為該公司參與DARPA這項(xiàng)計(jì)劃的一部分。在本屆Hot Chips大會(huì)上，英特爾也介紹兩款EMIB介面，分別稱為“UIB”及“AIB”，兩者均為相對(duì)簡(jiǎn)單的并行I/O電路，英特爾認(rèn)為這項(xiàng)技術(shù)比為EMIB采用串列連結(jié)，具備較低的延遲性及較佳的微縮性。

英特爾目前仍未決定是否將發(fā)布AIB，以及如果發(fā)布了AIB，是否會(huì)讓AIB成為開(kāi)放源。AIB是英特爾為收發(fā)器所打造的專門介面，之后廣泛應(yīng)用于射頻(RF)、類比及其他裝置應(yīng)用上，AIB在實(shí)體層能以高達(dá)每秒2Gbits的可程式化速率運(yùn)行，在1個(gè)EMIB連結(jié)上并有多達(dá)2萬(wàn)個(gè)連結(jié)可用。

英特爾現(xiàn)場(chǎng)可程式閘陣列(FPGA)團(tuán)隊(duì)資深架構(gòu)師Sergey Shuarayev認(rèn)為，EMIB可被應(yīng)用至將FPGA連結(jié)至中央處理器(CPU)、資料轉(zhuǎn)換器以及光學(xué)元件，其成本較低且良率比2.5D堆疊技術(shù)為高。

賽靈思則在本屆Hot Chips大會(huì)上，發(fā)布該公司第4代堆疊技術(shù)芯片“VU3xP”，內(nèi)建高達(dá)3個(gè)16納米FPGA以及兩個(gè)DRAM堆疊，將于2018年4月前送樣，這也是首度采用快取同調(diào)匯流互連架構(gòu)加速器(CCIX)介面的芯片，支援4個(gè)連結(jié)主機(jī)處理器及加速器的同調(diào)連結(jié)。基于PCIe技術(shù)的CCIX初期以每秒25Gbits運(yùn)行。賽靈思稱該公司第4代FPGA芯片采用來(lái)自臺(tái)積電的專門CoWoS 2.5-D封裝技術(shù)。

高階超微(AMD)及NVIDIA繪圖芯片(GPU)也跟進(jìn)賽靈思FPGA腳步，采用諸如CoWoS的2.5-D技術(shù)連結(jié)處理器與存儲(chǔ)器堆疊，然而微軟(Microsoft)一名資深工程師指出，這項(xiàng)技術(shù)至今對(duì)消費(fèi)性產(chǎn)品來(lái)說(shuō)成本太昂貴。

部分業(yè)界均表達(dá)希望DARPA計(jì)劃能夠克服復(fù)雜技術(shù)及商業(yè)壁壘的挑戰(zhàn)，如賽靈思一名資深架構(gòu)師指出，希望小芯片未來(lái)可變得更像IPs。另值得注意的是，英特爾與賽靈思與會(huì)講者均提到在打造其模組化芯片設(shè)計(jì)上面臨的部分挑戰(zhàn)。