當(dāng)前位置:首頁 > 嵌入式 > 嵌入式軟件
[導(dǎo)讀]基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

隨著人們對高空的興趣發(fā)展和研究需要,越來越多的科學(xué)實(shí)驗(yàn)被科研人員搬到了空中進(jìn)行,氣球探空和無人機(jī)實(shí)驗(yàn)是比較典型的方法。這些科學(xué)實(shí)驗(yàn)往往需要在一定的實(shí)驗(yàn)條件到達(dá)時(shí)觸發(fā)某特定實(shí)驗(yàn)現(xiàn)象,從而對發(fā)生時(shí)間非常短促且不具備可重復(fù)再現(xiàn)性的實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)進(jìn)行高速采集。日前,筆者參與的項(xiàng)目中需要完成的任務(wù)是:通過無線通信實(shí)現(xiàn)對高空實(shí)驗(yàn)設(shè)備進(jìn)行控制,對整個(gè)實(shí)驗(yàn)過程進(jìn)行實(shí)時(shí)觀察分析(其中的實(shí)驗(yàn)條件數(shù)據(jù)通過GPS接收機(jī),紅外虛擬邏輯分析儀等設(shè)備實(shí)時(shí)采集),待實(shí)驗(yàn)到達(dá)觸發(fā)條件時(shí),通過手動(dòng)(或自動(dòng)可選)的方法實(shí)施觸發(fā),再對觸發(fā)后的實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)進(jìn)行采集并傳回地面PC進(jìn)行后續(xù)的分析處理。該項(xiàng)目采用ARMFPGA分別作為主從處理器設(shè)計(jì)嵌入式采集系統(tǒng),采用多通道A/D并行采樣實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù),系統(tǒng)通過基于串口的無線數(shù)傳模塊與地面實(shí)時(shí)通信。


1 系統(tǒng)硬件設(shè)計(jì)
    系統(tǒng)的硬件結(jié)構(gòu)原理圖如圖1所示。

在該系統(tǒng)設(shè)計(jì)方案中,ARM采用Samsung公司基于ARM920T的S3C2410,其主要技術(shù)指標(biāo)如:支持32 b ARM指令集和16 b Thumb指令集;支持32 b的高速AMBA總線接口;帶有MMU(內(nèi)存管理單元),可以進(jìn)行Linux操作系統(tǒng)的移植;MPU支持實(shí)時(shí)操作系統(tǒng);采用五級流水線和哈佛結(jié)構(gòu),獨(dú)立的16 KB指令Cache和16 KB數(shù)據(jù)Cache,具有更高的指令和數(shù)據(jù)處理能力;支持TFT的LCD控制器、NAND閃存控制器、3路UART、4路帶PWM的Timer、8路10位ADC、觸摸屏接口、I2C總線接口,以及2個(gè)USB主設(shè)備接口和1個(gè)USB從設(shè)備接口等豐富的外圍設(shè)備和接口。FPGA采用AItera公司StratixⅡ系列的EP2S15器件,EP2S15現(xiàn)場可編程門陣列系列速度快容量高,它采用1.2 V,90 nm全銅層SRAM工藝和創(chuàng)新的適應(yīng)邏輯模塊(ALM)結(jié)構(gòu),有最大化的性能,器件密度可達(dá)到15 600等效邏輯元(LE),能提供419 Kb片內(nèi)TriMatrix存儲器,多達(dá)12個(gè)DSP區(qū)塊有48(18 b×18 b)乘法器,用來實(shí)現(xiàn)高性能濾波器和其他DSP功能,支持各種高速外接存儲器接口,支持各種標(biāo)準(zhǔn)的I/O,高速差分I/O,具有豐富的外部資源以及支持多種高性能標(biāo)準(zhǔn)。
    在該系統(tǒng)中,ARM主要負(fù)責(zé)核心處理和控制,總線實(shí)現(xiàn)ARM與FPGA之間的通信,存儲器負(fù)責(zé)程序和數(shù)據(jù)的存儲,其中FLASH存儲程序和文件,SDRAM存儲系統(tǒng)運(yùn)行時(shí)的程序和數(shù)據(jù),ARM通過GPIO連接實(shí)驗(yàn)中的相關(guān)繼電器、觸發(fā)設(shè)備、輸出電壓控制設(shè)備、以及特定設(shè)備采樣A/D并進(jìn)行驅(qū)動(dòng),通過FPGA擴(kuò)展RS 232串口分時(shí)控制和讀取GPS接收機(jī)、紅外虛擬邏輯分析儀等設(shè)備數(shù)據(jù),通過總線連接FPGA并控制FPGA動(dòng)作來啟動(dòng)和完成數(shù)據(jù)采集,通過RS232通信接口負(fù)責(zé)與地面PC的交互。本系統(tǒng)充分發(fā)揮了ARM芯片的強(qiáng)大處理能力和FPGA的高速并行能力,成功實(shí)現(xiàn)實(shí)驗(yàn)?zāi)康摹?br />    ARM和FPGA的總線接口如圖2所示。
[!--empirenews.page--]

S3C2410通過讀寫總線上的地址來進(jìn)行指令和數(shù)據(jù)的傳輸以控制EP2S15的所有動(dòng)作。FPGA主要實(shí)現(xiàn)通過控制A/D實(shí)現(xiàn)數(shù)據(jù)采集,并保存至SDRAM,對ARM的讀寫信號進(jìn)行譯碼以將實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)讀回ARM并傳回地面。將EP2S15直接連在S3C2410的存儲器總線上,S3C2410可以通過存儲器指令訪問EP2S15,ARM與FPGA之間的連接除了數(shù)據(jù)、地址和讀寫控制外,還有中斷信號和DMA控制信號,使ARM可接受FPGA產(chǎn)生的中斷和實(shí)現(xiàn)DMA數(shù)據(jù)傳輸。另外為了擴(kuò)展S3C2410的串口,將串口連接到FPGA實(shí)現(xiàn)對多個(gè)設(shè)備的分時(shí)控制。


2 系統(tǒng)軟件設(shè)計(jì)
    系統(tǒng)的軟件結(jié)構(gòu)圖如圖3所示。

2.1 PC機(jī)控制程序
    (1)通過自定義協(xié)議和無線數(shù)傳模塊,對下位機(jī)發(fā)出各種命令控制實(shí)驗(yàn)的進(jìn)行。
    (2)對實(shí)時(shí)的實(shí)驗(yàn)條件數(shù)據(jù)進(jìn)行相關(guān)處理和顯示,以實(shí)現(xiàn)對實(shí)驗(yàn)運(yùn)行情況實(shí)時(shí)監(jiān)控。
    (3)根據(jù)實(shí)驗(yàn)者要求,定義實(shí)驗(yàn)觸發(fā)條件和方式,并在條件到達(dá)時(shí)發(fā)出警報(bào)。
    (4)對實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)進(jìn)行采集和保存,待下一步實(shí)驗(yàn)分析使用。
2.2 下位機(jī)系統(tǒng)程序
    下位機(jī)程序包括FPGA模塊子程序和ARM主體控制程序。
    FPGA模塊程序又包括對ARM讀寫指令的譯碼,對A/D的驅(qū)動(dòng)來采集實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù),對SDRAM驅(qū)動(dòng)以保存實(shí)驗(yàn)數(shù)據(jù),對中斷信號和DMA信號的支持,對串口的設(shè)備切換支持。
    ARM主體程序包括操作系統(tǒng)和應(yīng)用程序:為了最大程度利用系統(tǒng)硬件資源,并且保證實(shí)時(shí)性,在ARM上移植了Linux多任務(wù)實(shí)時(shí)操作系統(tǒng),內(nèi)核版本為2.6,完美支持多線程以并行完成實(shí)驗(yàn)中的多個(gè)控制任務(wù),并且通過修改啟動(dòng)參數(shù)以實(shí)現(xiàn)控制程序的自動(dòng)運(yùn)行;為了方便系統(tǒng)開發(fā)調(diào)試,該系統(tǒng)移植了基于LinuxUSB Gadget的USB從設(shè)備驅(qū)動(dòng),實(shí)現(xiàn)了把ARM連接的FLASH當(dāng)成海量存儲設(shè)備進(jìn)行讀寫,大大提高了開發(fā)過程中燒寫FLASH的速度,提高了開發(fā)效率,并對于地面進(jìn)行試驗(yàn)性實(shí)驗(yàn)的大數(shù)據(jù)量高速讀寫提供了支持;設(shè)計(jì)并實(shí)現(xiàn)了用來支持FPGA,A/D設(shè)備、相關(guān)繼電器、觸發(fā)設(shè)備、輸出電壓控制設(shè)備的驅(qū)動(dòng);并實(shí)現(xiàn)了主體應(yīng)用程序以完成各主要任務(wù)。
    驅(qū)動(dòng)模塊實(shí)現(xiàn)中,均采用字符設(shè)備方法,對于FPGA的驅(qū)動(dòng)通過IOCTL方法以實(shí)現(xiàn)對多端口變長字節(jié)數(shù)的讀寫;對A/D設(shè)備則通過對連接的GPIO端口(時(shí)鐘信號和數(shù)據(jù)引腳)完全按照設(shè)備時(shí)序進(jìn)行操作,考慮到實(shí)驗(yàn)中特定電壓變化并不會(huì)驟變,為了數(shù)據(jù)準(zhǔn)確采取多次讀取求均值的方法進(jìn)行;對輸出電壓控制設(shè)備則對內(nèi)核實(shí)現(xiàn)的s3c2410_gpio_set函數(shù)進(jìn)行參考,實(shí)現(xiàn)一次調(diào)用對多個(gè)GPIO端口進(jìn)行設(shè)置,以保證輸出電壓的精確跳變和控制。
    主體應(yīng)用程序主要包括初始化模塊、通信模塊、充電控制模塊、實(shí)驗(yàn)參數(shù)設(shè)備數(shù)據(jù)讀取模塊(GPS等)、實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)采集模塊。下面是幾個(gè)主要模塊的實(shí)現(xiàn)過程。
    (1)通信模塊
    由于采用基于串口的無線數(shù)傳與PC機(jī)進(jìn)行通信,項(xiàng)目中采用自定義協(xié)議方式,定義了相關(guān)的命令字、數(shù)據(jù)字、參數(shù)字的數(shù)據(jù)格式以及糾錯(cuò)算法和握手協(xié)議,對PC機(jī)發(fā)送的命令進(jìn)行解析和響應(yīng),并啟動(dòng)調(diào)用其他實(shí)驗(yàn)控制模塊,最后將實(shí)驗(yàn)所需的數(shù)據(jù)實(shí)時(shí)傳回地面。
    (2)實(shí)驗(yàn)參數(shù)設(shè)備數(shù)據(jù)讀取模塊
    在初始化模塊中把各實(shí)驗(yàn)參數(shù)設(shè)備配置為PUSH模式,以項(xiàng)目中采用的GPS接收機(jī)為例,可以配置成以5 Hz的速率定時(shí)發(fā)送符合NMEA協(xié)議的GPGGA等數(shù)據(jù)的模式,每隔一定時(shí)間切換串口至GPS接收機(jī)讀取數(shù)據(jù),按照NMEA協(xié)議對試驗(yàn)中所需的數(shù)據(jù)進(jìn)行解析處理,并保存至指定緩沖區(qū)以讓通信模塊實(shí)時(shí)發(fā)送回地面,其他設(shè)備類似操作。
    (3)實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)采集模塊
    在接收到觸發(fā)命令后,啟動(dòng)FPGA進(jìn)行采樣,通過輪詢或中斷方式判斷FPGA已經(jīng)采集完畢后,將實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)讀至指定緩沖區(qū),進(jìn)行相關(guān)處理后傳回地面,為了保證數(shù)據(jù)準(zhǔn)確,可采用重復(fù)發(fā)方法或較好的糾錯(cuò)方法。
    初始化模塊主要完成上電后對各實(shí)驗(yàn)設(shè)備進(jìn)行初始化,讀取PC發(fā)送的參數(shù)進(jìn)行設(shè)置,其他實(shí)驗(yàn)控制模塊按照實(shí)驗(yàn)規(guī)程完成。


3 結(jié) 語
    介紹一種采用ARM與FPGA相結(jié)合的設(shè)計(jì),實(shí)現(xiàn)了適用于高空高速實(shí)驗(yàn)數(shù)據(jù)采集的系統(tǒng),采用S3C2410作為主控芯片,實(shí)時(shí)地將實(shí)驗(yàn)數(shù)據(jù)傳輸?shù)降孛鍼C控制平臺,地面PC實(shí)時(shí)控制高空實(shí)驗(yàn)過程并進(jìn)行實(shí)驗(yàn)?zāi)繕?biāo)數(shù)據(jù)采集?,F(xiàn)場可編程門陣列(FPGA)采用Altera公司StratixⅡ系列的EP2S15器件,在控制4塊A/D轉(zhuǎn)換芯片的同時(shí),將數(shù)據(jù)存貯在SDRAM中,并與S3C2410通過總線傳輸數(shù)據(jù)。由于主從處理器都采用功能強(qiáng)大且資源豐富的芯片,為以后的系統(tǒng)升級預(yù)留了大量空間。開發(fā)過程中可得的豐富資料,減輕了研發(fā)任務(wù),提高研發(fā)速度,在較短的時(shí)間內(nèi)得到性能優(yōu)秀的目標(biāo)系統(tǒng),目前該系統(tǒng)已投入實(shí)際應(yīng)用,取得了理想的效果。該論文的創(chuàng)新之處在于以新穎的設(shè)計(jì)結(jié)構(gòu)同時(shí)實(shí)現(xiàn)了復(fù)雜實(shí)驗(yàn)過程的控制和高速的數(shù)據(jù)采集,對S3C2410這款處理器強(qiáng)大的處理能力和豐富的I/O資源充分利用,同時(shí)以EP2S15的高速并行處理能力彌補(bǔ)了ARM的不足之處。該系統(tǒng)中的整體設(shè)計(jì)結(jié)構(gòu)和流程都可以為嵌入式數(shù)控行業(yè)提供很好的借鑒作用。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動(dòng)力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉