本文通過比較以往電子計(jì)數(shù)測頻原理、電子計(jì)數(shù)測周期原理的分析,結(jié)合單片機(jī)定時(shí)/計(jì)數(shù)器的工作原理,給出了等精度測量原理以及軟件誤差的消除方法。
在DKSZ-1電機(jī)控制實(shí)驗(yàn)裝置基礎(chǔ)上增加以單片機(jī)為控制核心的數(shù)字控制器,實(shí)現(xiàn)了直流數(shù)字雙閉環(huán)調(diào)速系統(tǒng)控制。
本文主要介紹了一種數(shù)字化仿真測試板的設(shè)計(jì)及其實(shí)現(xiàn),在設(shè)計(jì)中使用了以太網(wǎng)總線,利用DSP和FPGA組合的方式,有效地滿足了本測試系統(tǒng)速度快,可靠性高的要求。實(shí)驗(yàn)證明了該方案的實(shí)用性和有效性。
隨著電子產(chǎn)品市場的不斷擴(kuò)大,閃存器無疑將獲得極大的增長。這種增長在很大程度上取決于存儲器的非易失性、低功耗、高密度和重量輕等特點(diǎn)。
設(shè)計(jì)了利用TMS320LF2407A與EPM3032A控制的ADS7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu),介紹了系統(tǒng)的工作原理,詳細(xì)描述了ADS7805、DSP及CPLD之間接口的硬件與軟件設(shè)計(jì)。
本文給出一種車載超級電容測試系統(tǒng),該系統(tǒng)采用基于磁補(bǔ)償原理的霍爾閉環(huán)電流、電壓傳感器采集總線信號,以抗高壓脈沖干擾的STC51高速單片機(jī)進(jìn)行信號處理
本文介紹了一種通用的軟件無線電平臺,該平臺以高性能DSP為數(shù)據(jù)處理核心,利用高速串行接口進(jìn)行數(shù)據(jù)調(diào)度,結(jié)合外圍的FPGA和高速A/D、D/A,可應(yīng)用于多種制式的無線通信系統(tǒng)。
本文就是介紹基于DSP的數(shù)字圖像處理系統(tǒng)中的抗干擾設(shè)計(jì)。
本文設(shè)計(jì)了一種智能模糊控制器,對系統(tǒng)的動(dòng)態(tài)性能和穩(wěn)態(tài)精度都有較好的改善作用。
在高電壓、強(qiáng)電磁干擾的環(huán)境中,采用光纖網(wǎng)絡(luò)是最理想的通訊手段。超導(dǎo)托克馬克聚變實(shí)驗(yàn)裝置的加速極電源系統(tǒng),工作在高電壓、強(qiáng)電磁干擾的環(huán)境中,為了保證電源系統(tǒng)的穩(wěn)定和安全,必須對電源模塊的狀態(tài)進(jìn)行實(shí)時(shí)監(jiān)控。
針對低成本組合導(dǎo)航技術(shù)發(fā)展的需要,結(jié)合主要傳感器特點(diǎn),本文介紹了以浮點(diǎn)DSP TMS320VC33為組合導(dǎo)航算法實(shí)現(xiàn)的核心處理器,利用TL16C554進(jìn)行通信口擴(kuò)展的GPS/DR組合導(dǎo)航系統(tǒng)的設(shè)計(jì)方案
本文介紹的數(shù)據(jù)采集處理系統(tǒng)采用CPLD控制ADS8364完成數(shù)據(jù)的A/D轉(zhuǎn)換,轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲到FIFO中,再經(jīng)DSP進(jìn)行前端的數(shù)字信號處理后,通過USB總線傳給上位機(jī),并在上位機(jī)上進(jìn)行存儲、顯示和分析等。
本文給出了基于ARM的FPGA加載配置軟件實(shí)現(xiàn)。這種方法充分利用了ARM的速度快、靈活的特點(diǎn),節(jié)省了開發(fā)成本,又滿足了一些特殊的系統(tǒng)設(shè)計(jì)要求。本方法也適用于其它的微處理器。
本文介紹了一種8位高速微控制器IP軟核的設(shè)計(jì),該IP采用哈佛總線和二級流水線,指令集與PIC16F676兼容。
圖像的數(shù)字化表示使得圖像信號可以高質(zhì)量傳輸,并便于圖像的檢索、分析、處理和存儲。