System in Package (系統(tǒng)級(jí)封裝、系統(tǒng)構(gòu)裝、SiP)

System in Package (系統(tǒng)級(jí)封裝、系統(tǒng)構(gòu)裝、SiP) 是基于SoC所發(fā)展出來的種封裝技術(shù)，根據(jù)Amkor對(duì)SiP定義為「在一IC包裝體中，包含多個(gè)芯片或一芯片，加上被動(dòng)組件、電容、電阻、連接器、天線…等任一組件以上之封裝，即視為SiP」，也就是說在一個(gè)封裝內(nèi)不僅可以組裝多個(gè)芯片，還可以將包含上述不同類型的器件和電路芯片迭在一起，構(gòu)建成更為復(fù)雜的、完整的系統(tǒng)。


SiP包括了多芯片模塊(Multi-chip Module；MCM)技術(shù)、多芯片封裝(Multi-chip Package；MCP)技術(shù)、芯片堆棧(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及將主/被動(dòng)組件內(nèi)埋于基板(Embedded Substrate)等技術(shù)。以結(jié)構(gòu)外觀來說，MCM屬于二維的2D構(gòu)裝，而MCP、Stack Die、PoP、PiP等則屬于立體的3D構(gòu)裝；由于3D更能符合小型化、高效能等需求，因而在近年來備受業(yè)界青睞。


SiP封裝中互連技術(shù) (Interconnection) 多以打線接合 (Wire Bonding) 為主，少部分還采用覆晶技術(shù) (Flip Chip)，或是 Flip Chip 搭配 Wire Bonding 作為與 Substrate (IC載板) 間的互連。但以Stack Die (堆棧芯片) 為例，上層的芯片仍需藉由Wire Bonding來連接，當(dāng)堆棧的芯片數(shù)增加，越上層的芯片所需的Wire Bonding長度則將越長，也因此影響了整個(gè)系統(tǒng)的效能；而為了保留打線空間的考慮，芯片與芯片間則需適度的插入Interposer，造成封裝厚度的增加。


一般而言SiP的優(yōu)點(diǎn)有：

（1）封裝效率大大提高，SiP技術(shù)在同一封裝體內(nèi)加多個(gè)芯片，大大減少了封裝體積。兩芯片加使面積比增加到170%，三芯片裝可使面積比增至250%。

（2）由于SiP不同于SOC無需版圖級(jí)布局布線，從而減少了設(shè)計(jì)、驗(yàn)證和調(diào)試的復(fù)雜性和縮短了系統(tǒng)實(shí)現(xiàn)的時(shí)間。即使需要局部改動(dòng)設(shè)計(jì)，也比SOC要簡(jiǎn)單容易得多。大幅度的縮短產(chǎn)品上市場(chǎng)的時(shí)間。

（3）SiP實(shí)現(xiàn)了以不同的工藝、材料制作的芯片封裝可形成一個(gè)系統(tǒng)，實(shí)現(xiàn)嵌入集成無源組件的夢(mèng)幻組合。

（4）降低系統(tǒng)成本。比如一個(gè)專用的集成電路系統(tǒng)，采用SiP技術(shù)可比SOC節(jié)省更多的系統(tǒng)設(shè)計(jì)和生產(chǎn)費(fèi)用。

（5）SiP技術(shù)可以使多個(gè)封裝合二為一，可使總的焊點(diǎn)大為減少，也可以顯著減小封裝體積、重量，縮短組件的連接路線，從而使電性能得以提高。

（6）SiP采用一個(gè)封裝體實(shí)現(xiàn)了一個(gè)系統(tǒng)目標(biāo)產(chǎn)品的全部互連以及功能和性能參數(shù)，可同時(shí)利用引線鍵合與倒裝焊互連以及其他IC芯片直接內(nèi)連技術(shù)。

（7）SiP可提供低功耗和低噪音的系統(tǒng)級(jí)連接，在較高的頻率下工作可獲得幾乎與SOC相等的總線寬度。

（8）SiP具有良好的抗機(jī)械和化學(xué)腐蝕的能力以及高的可靠性。

（9）與傳統(tǒng)的芯片封裝不同，SiP不僅可以處理數(shù)字系統(tǒng)，還可以應(yīng)用于光通信、傳感器以及微機(jī)電MEMS等領(lǐng)域。