EDA工具完全依賴國外產(chǎn)品，國產(chǎn)CPU還安全么？

說到CPU、SOC想必很多人不會陌生，但如果提到EDA工具，可能很多人就從未聽說過了。其實，EDA工具在芯片設(shè)計中發(fā)揮著巨大的作用，甚至可以說，如果沒有EDA工具，超大規(guī)模集成電路設(shè)計就幾乎是一件不可能完成的任務(wù)。那么，什么是EDA工具?中國在EDA工具上和國外差距有多大?在EDA工具上完全受制于人會存在安全風(fēng)險么?

什么是EDA工具

EDA工具是電子設(shè)計自動化(Electronic Design Automation)的簡稱，是從計算機(jī)輔助設(shè)計(CAD)、計算機(jī)輔助制造(CAM)、計算機(jī)輔助測試(CAT)和計算機(jī)輔助工程(CAE)的概念發(fā)展而來的。利用EDA工具，工程師將芯片的電路設(shè)計、性能分析、設(shè)計出IC版圖的整個過程交由計算機(jī)自動處理完成。

由于上世紀(jì)六十七年代，集成電路的復(fù)雜程度相對偏低，這使得工程師可以依靠手工完成集成電路的設(shè)計、布線等工作。但隨著集成電路越來越復(fù)雜，完全依賴手工越來越不切實際，工程師們只好開始嘗試將設(shè)計過程自動化，在1980年卡弗爾.米德和琳.康維發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出了通過編程語言來進(jìn)行芯片設(shè)計的新思想,加上集成電路邏輯仿真、功能驗證的工具的日益成熟，使得工程師們可以設(shè)計出集成度更高且更加復(fù)雜的芯片。

1986年，硬件描述語言Verilog問世，Verilog語言是現(xiàn)在最流行的高級抽象設(shè)計語言。1987年，VHDL在美國國防部的資助下問世。這些硬件描述語言的問世助推了集成電路設(shè)計水平的提升。隨后，根據(jù)這些語言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，這使得設(shè)計人員可對設(shè)計的芯片進(jìn)行直接仿真。隨著技術(shù)的進(jìn)步，設(shè)計項目可以在構(gòu)建實際硬件電路之前進(jìn)行仿真，芯片布線布局對人工設(shè)計的要求和出錯率也不斷降低。

時至今日，盡管所用的語言和工具仍然不斷在發(fā)展，但是通過編程語言來設(shè)計、驗證電路預(yù)期行為，利用工具軟件綜合得到低抽象級物理設(shè)計的這種途徑，仍然是數(shù)字集成電路設(shè)計的基礎(chǔ)。一位從事CPU設(shè)計的工程師表示，“在沒有EDA工具之前，搞電路要靠人手工，對于大規(guī)模集成電路有上億晶體管的設(shè)計用手工簡直是不可為的......可以說有了EDA工具，才有了超大規(guī)模集成電路設(shè)計的可能”。

中國EDA工具完全依賴國外

中國半導(dǎo)體行業(yè)協(xié)會IC設(shè)計分會理事長、清華大學(xué)微電子所所長魏少軍曾表示，“我們要改變以往那種使用先進(jìn)工藝就代表是先進(jìn)水平的錯誤認(rèn)識，Intel用0.13微米工藝能作出2GHz而我們要用45nm才能實現(xiàn)，這就是差距...... 快速提升我們自己的IC基礎(chǔ)設(shè)計能力迫在眉睫，這是改變目前中國IC設(shè)計業(yè)嚴(yán)重依賴EDA工具和制造工藝才能實現(xiàn)芯片性能提升的根本途徑，而依賴并濫用IP則導(dǎo)致了中國SoC設(shè)計的同質(zhì)化”。

清華大學(xué)微電子所所長魏少軍提到的“依賴并濫用IP則導(dǎo)致了中國SoC設(shè)計的同質(zhì)化”指的是國內(nèi)眾多IC設(shè)計公司大多依賴于ARM的IP授權(quán)開發(fā)SOC，由于都是購買ARM的Cortex A53、A72、A73等產(chǎn)品，同質(zhì)化是必然的。“中國IC設(shè)計業(yè)嚴(yán)重依賴EDA工具和制造工藝才能實現(xiàn)芯片性能提升的根本途徑”指的是很多中國國產(chǎn)SOC/CPU性能的提升嚴(yán)重依賴于購買更好的EDA工具和采用更好的制造工藝。對于依賴更好的制造工藝和嚴(yán)重依賴國外IP，因不屬于本文范圍不做討論，重點(diǎn)說下中國在EDA工具上完全依賴國外產(chǎn)品。

EDA軟件方面早已形成了三巨頭——Synopsys、Cadence、Mentor。Synopsys是EDA三巨頭之首。國內(nèi)從事EDA軟件開發(fā)的華大九天和這三家現(xiàn)在不是一個數(shù)量級的。誠然，華大九天也想在某些點(diǎn)工具上做些突破，但就整體技術(shù)實力而言幾乎像蚍蜉撼樹——目前，國內(nèi)根本沒有深亞微米的EDA成體系的設(shè)計平臺。正是因為國內(nèi)從事EDA工具開發(fā)的公司在Synopsys、Cadence、Mentor面前實力過于懸殊，國內(nèi)IC設(shè)計公司幾乎100%采用國外EDA工具。而且在相當(dāng)長的一段時間里，看不到縮小和Synopsys、Cadence、Mentor技術(shù)差距的可能性。

為何在EDA工具上追趕這么難

開發(fā)出性能優(yōu)越的EDA工具，一方面要有良好的算法，另一方面需要和工藝相結(jié)合。雖然在算法方面有可能取得一定的技術(shù)突破，但EDA設(shè)計的后端工具要和工藝相結(jié)合，但國內(nèi)自主工藝很少有深亞微米的工藝，大多是180nm和130nm。雖然中芯國際有40nm，而且宣稱有28nm，但可能沒有量產(chǎn)過，或者量產(chǎn)的都是小芯片。目前中芯國際最先進(jìn)的工藝線都是引進(jìn)的，還簽署一定限制條款。正如國家要發(fā)展必然離不開完善的基礎(chǔ)建設(shè)，這是發(fā)展的基礎(chǔ)，EDA工具的研發(fā)進(jìn)步就需要國內(nèi)自主研發(fā)的制造工藝做基礎(chǔ)，由于沒有自主研發(fā)的先進(jìn)制造工藝，所以和工藝結(jié)合的那部分就根本不可能取得技術(shù)突破。

那如果有了自主研發(fā)的先進(jìn)工藝，就能夠開發(fā)出良好的EDA工具了么?事情沒這么簡單。即便有了自主研發(fā)的先進(jìn)工藝，撇開工藝結(jié)合，光在算法技術(shù)上和國外三巨頭的差距也很遠(yuǎn)。而且算法和工藝相結(jié)合很難，需要非常高深的數(shù)學(xué)理論，這是目前國內(nèi)很難做到的。另外，技術(shù)發(fā)展也離不開商業(yè)因素，在國外三巨頭占有統(tǒng)治地位的情況下，全球市場早已被國外產(chǎn)品占據(jù)，因此，就國產(chǎn)EDA工具而言，目前還看不到趕超西方的可能性。

依賴國外EDA工具是否存在風(fēng)險

既然如此，完全依賴于國外EDA工具是否存在商業(yè)上風(fēng)險呢?其實，對于這點(diǎn)，國內(nèi)沒有必要過于憂慮，由于不能明說的原因，對于國內(nèi)IC設(shè)計公司而言，并不怕國外進(jìn)行制裁。

也許又有人會問：如果Synopsys、Cadence、Mentor在EDA工具里埋地雷，而國內(nèi)IC設(shè)計公司恰恰用這些被埋雷的EDA工具設(shè)計芯片，那么芯片的安全性還有保障么?對于這個課題，其實有專門針對設(shè)計和版圖的安全性的研究，打比方說，如果是DC工具在你的設(shè)計里埋個雷，人肉檢查是搞不定的，因此，有專門做硬件木馬檢測技術(shù)的研究。不過，這些研究目前還處在低級階段，只能和目前現(xiàn)存木馬匹配，存在很大限制。

總而言之，就產(chǎn)業(yè)發(fā)展的現(xiàn)狀而言，國產(chǎn)EDA工具和Synopsys、Cadence、Mentor的產(chǎn)品差距過于懸殊，而且看不到趕超西方的希望，國內(nèi)IC設(shè)計公司基本在使用國外EDA工具。雖然在商業(yè)化上不存在被卡脖子的可能性，但采用國外EDA工具設(shè)計國產(chǎn)芯片而產(chǎn)生的安全風(fēng)險卻是不可不提防的。