可稱為半導體業(yè)界奧運會的“ISSCC 2009”大會新聞發(fā)布會，日前在東京舉行。會上宣布，ISSCC 2009大會將于2月8日～12日在美國舊金山舉行。ISSCC籌委會希望參會者達到上年水平的約3500人。
金融危機沖擊著電子產業(yè)，半導體技術開發(fā)人員卻在全力拼搏。這一點將體現(xiàn)在ISSCC 2009大會的內存發(fā)展史中。例如，亮相于ISSCC大會的NAND閃存（multi-level cell：MLC）的高度集成化趨勢，在1999年～2008年間以年均約55％的速度提高。其增勢超過了摩爾定律。其實，展望將在2009年ISSCC大會亮相的NAND閃存的容量，就可以看出，NAND閃存將以超過此前55％年均增長率的速度實現(xiàn)大容量化。
在目前經濟蕭條的情況下，NAND閃存何以能比以前更快地實現(xiàn)大容量化？一言以蔽之，原因在于“打總體戰(zhàn)”。NAND閃存的價格以前所未有的速度持續(xù)下跌，內存廠商對此一籌莫展。為了使成本低于市場價格，內存廠商投入了其全部技術。具體而言，即3Xnm工藝的微細化和3bit/單元以上的超多值化。例如，東芝及美國SanDisk將聯(lián)合發(fā)布在35nm以下工藝微細加工技術中組合應用3bit/單元多值化技術開發(fā)出的32Gbit產品（論文編號13.4）。芯片面積只有113mm2。這兩家公司還將聯(lián)合發(fā)布應用4bit/單元技術的64Gbit NAND閃存（論文編號13.6）。該產品采用43nm工藝半導體技術制造，芯片面積稍大，為244mm2，如果微細化到3Xnm工藝，則商用芯片有可能早日面世。
ISSCC 2009大會上SSD（solid state drive）技術也在疾速進步。支撐SSD今后技術進步的將是3維堆疊技術?！皩SD而言，降低耗電量將是今后的一大課題。通過3維堆疊技術實現(xiàn)SSD相關電源系統(tǒng)及接口將成為大潮流”（ISSCC 2009大會遠東地區(qū)委員會）。目前在3維堆疊SSD領域處于全球領先地位的是日本東京大學研究生院工學系研究科電氣工程學專業(yè)及工學系電氣電子工學專業(yè)副教授竹內健的研究小組。竹內的小組將在ISSCC 2009大會上與東芝聯(lián)合發(fā)布面向3維SSD的電源系統(tǒng)技術（論文編號13.2）。通過導入名為適應控制增壓轉換器的技術，可將SSD用內存內核的耗電量降低68％。
3維堆疊技術對DRAM而言同樣重要。韓國三星電子（Samsung Electronics）計劃在ISSCC 2009大會上公布采用硅貫通電極技術，3維堆疊4個2Gbit DRAM的8Gbit DRAM（論文編號7.2）。在應用硅貫通電極技術的DRAM技術開發(fā)方面，爾必達內存等公司在全球處于領先地位，現(xiàn)在三星已開始奮起直追。
與日益嚴峻的業(yè)務環(huán)境正相反，目前內存業(yè)界的技術開發(fā)頗為活躍。為了如實地展現(xiàn)開發(fā)人員的充足干勁，本刊籌備舉辦內存系統(tǒng)相關研討會。除了在超多值化領域領先全球的東芝NAND閃存戰(zhàn)略之外，從事上述3維SSD技術研究的東京大學竹內健以及爾必達內存，還將公布包括硅貫通電極技術在內的最新技術開發(fā)戰(zhàn)略。說不定能在研討會上提前聽到ISSCC 2009大會上的內容。
下載文檔
