2009年晶圓級(jí)封裝趨勢(shì)

專家認(rèn)為，受持續(xù)增長(zhǎng)的移動(dòng)設(shè)備和汽車應(yīng)用需求的驅(qū)動(dòng)，晶圓級(jí)封裝(WLP)將向I/O數(shù)更高和引腳節(jié)距更小的方向發(fā)展。2009年其他需要關(guān)注的WLP趨勢(shì)還包括大功率和高精度精密器件、穿透硅通孔(TSV)、扇出和嵌入式閃存。

　　日月光公司(ASE，中國(guó)臺(tái)灣省臺(tái)北)工程部主任JohnHunt說(shuō)，在日月光WLP的總體比例仍然偏低，占封裝業(yè)務(wù)不到10%。但對(duì)WLP的需求卻在增加?！拔覀兛吹侥切奈词褂眠^(guò)這種技術(shù)的客戶正在從舊的封裝形式轉(zhuǎn)變到WLP，”JohnHunt說(shuō)?！八麄兊慕K端客戶正在這么要求，因此這種業(yè)務(wù)量是不斷增長(zhǎng)的?！?/p>

　　由于對(duì)高I/O數(shù)小型封裝的需求增加，Hunt說(shuō)WLP將會(huì)逐漸地占據(jù)傳統(tǒng)的球柵陣列封裝和引線框架的市場(chǎng)份額。

　　WLP意味著大多數(shù)封裝工藝步驟將在晶圓級(jí)上進(jìn)行。它被認(rèn)為是芯片倒裝封裝的子集，只是引腳節(jié)距和焊料球稍大。它與封裝內(nèi)倒裝芯片或板上倒裝芯片的主要區(qū)別在于，WLP能夠通過(guò)標(biāo)準(zhǔn)的表面貼裝技術(shù)貼裝到低成本基板上，而不是需要像倒裝芯片封裝那樣使用一個(gè)插入板。

　　不斷增長(zhǎng)的需求

　　Hunt說(shuō)便攜式設(shè)備是WLP的市場(chǎng)驅(qū)動(dòng)力，WLP的優(yōu)點(diǎn)在于尺寸、重量和電氣性能?！拔覀円沧⒁獾?，由于汽車復(fù)雜性的增加，導(dǎo)致WLP在汽車應(yīng)用中有所增長(zhǎng)，”他說(shuō)。“但是ASE和其他公司進(jìn)行大規(guī)模量產(chǎn)的主要用于手持設(shè)備，比如移動(dòng)電話、游戲機(jī)、PDA、照相機(jī)及其他消費(fèi)者希望能放入兜里、輕易攜帶的設(shè)備。電性能頻率越高，那么噪音越小、寄生效應(yīng)越低，因此電池壽命更長(zhǎng)點(diǎn)。我們都希望便攜設(shè)備的電池電量能夠持續(xù)更長(zhǎng)時(shí)間?！?/p>

　　便攜式系統(tǒng)驅(qū)動(dòng)了對(duì)晶圓級(jí)封裝的需求

　　封裝業(yè)務(wù)咨詢公司TechSearchInternational(德州奧斯丁)的總裁JanVardaman說(shuō)，2009年WLP的熱點(diǎn)將會(huì)是扇出型封裝?！?009年，業(yè)內(nèi)將會(huì)看到這些扇出型封裝在移動(dòng)電話中的首次商業(yè)應(yīng)用，”她表示。越來(lái)越多的移動(dòng)電話使用了卡西歐微電子(東京)的貼銅WLP技術(shù)。英飛凌(德國(guó)Neubiberg)開(kāi)發(fā)了一項(xiàng)嵌入式晶圓級(jí)球柵陣列(eWLB)封裝技術(shù)，也有望被一些公司采用，Vardaman說(shuō)。

　　高I/O引腳數(shù)

　　WLP技術(shù)中對(duì)高I/O數(shù)量的需求正在增長(zhǎng)。一兩年前I/O數(shù)還在40-80的范圍內(nèi)，但現(xiàn)在測(cè)試中的I/O數(shù)已經(jīng)攀升至192。Hunt透露，一些ASE的客戶已經(jīng)達(dá)到120或144，這正在成為一項(xiàng)真正的技術(shù)挑戰(zhàn)。

　　“我們正在提升該技術(shù)的能力，”他說(shuō)?！斑@要求我們改進(jìn)聚合物系統(tǒng)，其原因是在再分布和再鈍化過(guò)程中，聚合物充當(dāng)了軟墊。它消除了焊料球的部分應(yīng)力，所以它的尺寸也相當(dāng)關(guān)鍵。材料性質(zhì)、金屬成分和焊料合金的結(jié)構(gòu)以及RDL和UBM的組裝方式也十分重要?！?/p>

　　有必要做進(jìn)一步的改進(jìn)以使I/O數(shù)量達(dá)到200。這是產(chǎn)品實(shí)現(xiàn)量產(chǎn)的主要挑戰(zhàn)。“越來(lái)越多的無(wú)線設(shè)備的I/O數(shù)目變得更高，”Hunt解釋說(shuō)。

　　“將藍(lán)牙、FM收音機(jī)、TV調(diào)諧器和GPS單元整合到一個(gè)單獨(dú)的芯片中將大大增加I/O數(shù)量，這是I/O數(shù)量增大的主要驅(qū)動(dòng)因素。并且在高I/O的情況下獲得相當(dāng)?shù)目煽啃?，這也是一項(xiàng)巨大的技術(shù)挑戰(zhàn)?！?/p>

　　更小的引腳節(jié)距

　　在過(guò)去的幾年中，引腳節(jié)距從0.5mm演變成0.4mm，現(xiàn)在的目標(biāo)是0.3mm?！爱a(chǎn)業(yè)何時(shí)能發(fā)展到那里，很大程度上取決于基板何時(shí)能發(fā)展到那里。還沒(méi)有人向我們要求0.3mm引腳節(jié)距的產(chǎn)品，但是我們一直被詢問(wèn)對(duì)它的工程評(píng)估?！盚unt指出，實(shí)現(xiàn)0.3mm的困難包括很難找到匹配的基板?！傲硪粋€(gè)問(wèn)題是可靠性。每次引腳節(jié)距改變時(shí)，焊球尺寸也會(huì)隨之縮減。很明顯，你不能在窄引腳節(jié)距上繼續(xù)使用大尺寸的UBM。但如果你縮小了UBM和焊球的尺寸，那么焊柱的支撐截面積也將降低；隨之結(jié)構(gòu)完整性下降，并將影響跌落測(cè)試的結(jié)果?！?/p>

　　然而，引腳節(jié)距從0.5mm轉(zhuǎn)變?yōu)?.4mm時(shí)，ASE在溫度循環(huán)性能上取得了進(jìn)步，因?yàn)橄嗤琁/O數(shù)目下封裝尺寸縮小了。對(duì)于更窄的引腳節(jié)距來(lái)說(shuō)，封裝尺寸不需要很大，因此到中性點(diǎn)的距離也下降了。Hunt說(shuō)，這將導(dǎo)致節(jié)距收縮時(shí)溫度循環(huán)性能的提升，但是跌落測(cè)試性能卻有下降。因?yàn)橹饕糜诒銛y式終端設(shè)備，所以跌落測(cè)試性能比溫度循環(huán)性能更重要。人們經(jīng)常會(huì)不小心跌落設(shè)備但卻不經(jīng)常把它們從-40°C的環(huán)境帶到150°C的環(huán)境。

　　車載器件

　　在便攜式WLP設(shè)備中，過(guò)去的要求是低功率但不要求大電流容量?！盀R射薄膜足夠好而無(wú)需進(jìn)行電鍍，”Hunt這樣解釋?！皩?duì)于大電流的汽車應(yīng)用和高精度的精密儀器，我們已經(jīng)從濺射RDL和凸塊下金屬層(UBM)轉(zhuǎn)為采用電鍍，這樣才能處理增加的功率和精密儀器所需的低電阻?！?/p>

　　TSV用于增加封裝密度

　　在市場(chǎng)上出現(xiàn)的某些高密度應(yīng)用中，ASE看到了對(duì)TSV的需求?！拔覀円呀?jīng)為晶圓級(jí)芯片尺寸封裝(WLCSP)做了一些TSV樣品，使我們能在WLCSP中進(jìn)行封裝上封裝(PoP)，把另外一塊

　　芯片或者WLP組裝到WLP之上，”Hunt說(shuō)?！拔覀兊臉悠凤@示出該方案的可行性，但問(wèn)題是：以目前的技術(shù)條件，在經(jīng)濟(jì)上這是否可行？這個(gè)問(wèn)題仍在探索中?！?/p>

　　ASE自有在200mm晶圓上制作TSV的技術(shù)，但仍在工程研發(fā)階段，尚未試圖進(jìn)行大規(guī)模生產(chǎn)。Hunt強(qiáng)調(diào)，它很可能會(huì)使成本增加，所以問(wèn)題變成：折衷是否值得？“我們正在關(guān)注的另外一個(gè)趨勢(shì)是將無(wú)源器件集成到WLCSP中，”他補(bǔ)充道。“這些器件將會(huì)進(jìn)入再分布層，包括電感、不平衡變壓器、匹配變壓器，甚至是電容或電阻以提高設(shè)備功能?！?/p>

　　扇出

　　ASE從英飛凌得到扇出技術(shù)的授權(quán)。扇出是WLCSP技術(shù)的擴(kuò)展，目前正處于驗(yàn)證階段。ASE使用晶圓級(jí)工藝——但不是初始硅晶圓。“將晶圓上測(cè)試后已知性能良好的芯片切割下來(lái)，重新組裝到輔助晶圓上，然后按照與硅晶圓相同的方法處理輔助晶圓，”Hunt解釋道?！斑@將在初始硅芯片的限制范圍之外創(chuàng)造出區(qū)域以放置焊料球。這意味著當(dāng)你發(fā)展至65、45、32nm的技術(shù)節(jié)點(diǎn)時(shí)，你能夠縮小硅的尺寸。你能夠縮小芯片，將部分焊料球置于塑封材料之上，部分置于硅上。

　　我們正為英飛凌驗(yàn)證該技術(shù)，希望能夠在2009年以aWLP的商標(biāo)供應(yīng)市場(chǎng)。它將擴(kuò)展現(xiàn)有的WLP技術(shù)的能力，使之與倒裝芯片芯片尺寸封裝領(lǐng)域發(fā)生重疊?！?/p>

　　嵌入式閃存

　　另外一個(gè)趨勢(shì)是用戶正將閃存嵌入他們的設(shè)備?！皩?duì)嵌入式閃存的要求是只能進(jìn)行低溫工藝，”Hunt說(shuō)?！艾F(xiàn)今用于再分布和再鈍化的聚合物——尤其是聚酰亞胺和苯并二唑類聚合物(PBO)——需要的溫度是325-375°C。閃存理想溫度要求低于200°C?！边@需要引入在可靠性方面不亞于現(xiàn)存聚合物的新型低溫固化聚合物。

　　其他挑戰(zhàn)

　　最近一個(gè)新的挑戰(zhàn)給ASE制造了意想不到的困難。當(dāng)用戶增加芯片的復(fù)雜度和密度時(shí)，更多的功能部分被封裝進(jìn)芯片中，且大都使用再分布的方法。“與密度增加同時(shí)發(fā)生的是，一些引線鍵合焊盤(pán)或硅芯片上的焊盤(pán)降低到UBM結(jié)構(gòu)之下。因?yàn)槟抢餂](méi)有了襯墊效應(yīng)，而是一個(gè)高應(yīng)力集中區(qū)域，因此會(huì)降低可靠性。增加密度時(shí)焊盤(pán)下的通孔會(huì)導(dǎo)致這個(gè)問(wèn)題。我們正試圖優(yōu)化設(shè)計(jì)——不但在在硅芯片級(jí)別上，而且在再分布系統(tǒng)結(jié)構(gòu)上，來(lái)調(diào)節(jié)落到高密度器件焊墊下方的通孔?！?/p>

　　大電流也可能在將來(lái)帶來(lái)一些挑戰(zhàn)。Hunt表示，有些ASE的終端用戶希望得到比傳統(tǒng)上ASE為便攜式設(shè)備提供的大得多的電流?！拔覀儗⒉坏貌辉黾覴DL的厚度和UBM結(jié)構(gòu)的性能以及選擇具有最好電遷移性能的合金，”Hunt說(shuō)“嵌入式閃存和扇出技術(shù)中我們需要低溫聚合物。對(duì)于扇出技術(shù)，當(dāng)晶圓被埋入塑料框架，塑料框架必須有與硅相似的較低的熱膨脹系數(shù)(TCE)，現(xiàn)今的材料有低的固化溫度適合做塑料框架。如果你試圖將高固化溫度的聚酰亞胺PBO放到RDL上，它會(huì)使輔助晶圓彎曲而無(wú)法處理。對(duì)于這種情形，我們也需要低固化溫度的材料。這種材料是存在的，只是可靠性卻不如高固化溫度材料。”

　　可靠性是另一個(gè)需要被關(guān)注的問(wèn)題。雖然它一直是一個(gè)問(wèn)題，但過(guò)去人們卻最關(guān)心溫度循環(huán)?！懊總€(gè)人都從標(biāo)準(zhǔn)封裝技術(shù)推斷，并且將標(biāo)準(zhǔn)封裝技術(shù)的規(guī)則應(yīng)用于晶圓級(jí)封裝，但是很明顯，相對(duì)于溫度循環(huán)性能，手持設(shè)備終端用戶對(duì)跌落測(cè)試性能更感興趣，”Hunt說(shuō)?！艾F(xiàn)在我們也看到對(duì)于有鍵盤(pán)的設(shè)備需要增加彎曲測(cè)試，按壓時(shí)它會(huì)使電路彎曲在其中產(chǎn)生應(yīng)力。彎曲測(cè)試和跌落測(cè)試是主要因素，但我們不能排除溫度循環(huán)測(cè)試，而且我們必須使這些高密度、高I/O的產(chǎn)品通過(guò)所有這些測(cè)試?！?br />