PCB未來設(shè)計將趨向高速、高密度發(fā)展

【導(dǎo)讀】科通集團日前在北京、上海、深圳召開Cadence Allegro 16.6技術(shù)研討會，與工程師分享Cadence Allegro 16.6的最新功能特點?？仆瘓F表示，將以本地化的優(yōu)質(zhì)服務(wù)，把Cadence Allegro 16.6的優(yōu)勢與本土需求結(jié)合，讓工程師深入了解Cadence Allegro 16.6給設(shè)計帶來的優(yōu)化。

摘要：  科通集團日前在北京、上海、深圳召開Cadence Allegro 16.6技術(shù)研討會，與工程師分享Cadence Allegro 16.6的最新功能特點?？仆瘓F表示，將以本地化的優(yōu)質(zhì)服務(wù)，把Cadence Allegro 16.6的優(yōu)勢與本土需求結(jié)合，讓工程師深入了解Cadence Allegro 16.6給設(shè)計帶來的優(yōu)化。

關(guān)鍵字：  PCB設(shè)計，  EDA，  科通，  云存儲

科通集團日前在北京、上海、深圳召開Cadence Allegro 16.6技術(shù)研討會，與工程師分享Cadence Allegro 16.6的最新功能特點。科通集團表示，將以本地化的優(yōu)質(zhì)服務(wù)，把Cadence Allegro 16.6的優(yōu)勢與本土需求結(jié)合，讓工程師深入了解Cadence Allegro 16.6給設(shè)計帶來的優(yōu)化。

科通Cadence產(chǎn)品經(jīng)理王其平認(rèn)為，PCB的三個設(shè)計趨勢是：小型化，功能越來越多；高速化；工具的智能化。在高速、高密度PCB設(shè)計方面，Cadence提供了很好的解決方案來優(yōu)化電路板布局。以多層PCB設(shè)計為例，Cadence的工具可以通過優(yōu)化布局來減少設(shè)計層數(shù)，節(jié)省成本?！坝闷渌ぞ咝枰?層完成的設(shè)計，用Cadence工具可能僅需4層就能實現(xiàn)?！?/P>

隨著未來的設(shè)計趨勢將向高速、高密度發(fā)展，仿真功能變得非常重要。因此，Cadence收購了信號與電源完整性技術(shù)供應(yīng)商Sigrity，從而進(jìn)一步加強了仿真的能力。Sigrity提供了豐富的千兆比特信號與電源網(wǎng)絡(luò)分析技術(shù)，包括面向系統(tǒng)、PCB和IC封裝設(shè)計的獨特的考慮電源影響的信號完整性分析功能。Sigrity分析技術(shù)與Cadence Allegro和OrCAD設(shè)計工具的組合將會提供全面的前端到后端的綜合流程，幫助系統(tǒng)和半導(dǎo)體公司提供高性能設(shè)備，應(yīng)用千兆比特接口協(xié)議，例如DDR和PCI Express。