意法半導(dǎo)體28nmFD-SOI技術(shù)研發(fā)邁出大步

摘要：  意法半導(dǎo)體(ST)宣佈其在28nmFD-SOI技術(shù)平臺的研發(fā)上又向前邁出一大步，即將在位于法國Crolles的12吋(300mm)晶圓廠導(dǎo)入該製程技術(shù)，這證明了意法半導(dǎo)體以28奈米技術(shù)節(jié)點提供平面完全空乏型(planar fully-depleted)技術(shù)的能力。

關(guān)鍵字：  意法半導(dǎo)體，  28nm，  28nmFD-SOI技術(shù)，  研發(fā)

意法半導(dǎo)體(ST)宣佈其在28nmFD-SOI技術(shù)平臺的研發(fā)上又向前邁出一大步，即將在位于法國Crolles的12吋(300mm)晶圓廠導(dǎo)入該製程技術(shù)，這證明了意法半導(dǎo)體以28奈米技術(shù)節(jié)點提供平面完全空乏型(planar fully-depleted)技術(shù)的能力。在實現(xiàn)極其出色的繪圖、多媒體處理性能和高速寬頻連接功能的同時，而不犧牲電池的使用壽命的情況下，嵌入式處理器須具有市場上最高的性能及最低的功耗，意法半導(dǎo)體28奈米技術(shù)的導(dǎo)入可解決這一挑戰(zhàn)，滿足多媒體和可攜式應(yīng)用市場的需求。

FD-SOI技術(shù)平臺包括全功能且通過硅驗證的設(shè)計平臺和設(shè)計流程。技術(shù)平臺包括全套的基礎(chǔ)程式庫(標(biāo)準(zhǔn)單元、記憶體產(chǎn)生器、 I/O、AMS IP以及高速介面);設(shè)計流程適合開發(fā)高速的高效能元件。

與傳統(tǒng)製造技術(shù)相比，F(xiàn)D-SOI技術(shù)可在大幅提升性能的同時大幅降低功耗，因此ST-Ericsson選則採用意法半導(dǎo)體的FD-SOI技術(shù)設(shè)計未來的行動平臺。

意法半導(dǎo)體執(zhí)行副總裁、數(shù)位娛樂事業(yè)部總經(jīng)理暨技術(shù)長Jean-Marc Chery表示：「在產(chǎn)品和技術(shù)研發(fā)領(lǐng)域，意法半導(dǎo)體在很久以前就開始探索新的解決方案。FD-SOI技術(shù)的導(dǎo)入，使意法半導(dǎo)體再次擠身全球最具創(chuàng)新力的半導(dǎo)體技術(shù)研發(fā)製造企業(yè)之列，后端晶圓測試證明，與傳統(tǒng)製造技術(shù)相比，F(xiàn)D-SOI在性能和功耗方面具有明顯優(yōu)勢，讓我們能夠在28奈米技術(shù)節(jié)點創(chuàng)造高成本效益的工業(yè)解決方案。ST-Ericsson的NovaThor ModAp的最大處理頻率超過2.5Ghz，在0.6V時達(dá)到800 MHz，對該平臺的子系統(tǒng)的測試證明，該技術(shù)符合設(shè)計預(yù)期，具有靈活性和寬電壓範(fàn)圍，可支援電壓和頻率動態(tài)調(diào)整(Dynamic Voltage and Frequency Scaling，DVFS)?！?/P>

與製造成功同樣重要的是，意法半導(dǎo)體發(fā)現(xiàn)了從28奈米 傳統(tǒng)CMOS製程(Bulk CMOS)向28奈米 FD-SOI移植代碼庫和物理IP到十分簡單，由于沒有MOS歷史效應(yīng)，用傳統(tǒng)CAD工具和方法設(shè)計FD-SOI數(shù)位系統(tǒng)單晶片的過程與設(shè)計傳統(tǒng)塊狀硅(Bulk)元件完全相同。FD-SOI能夠用于製造高能效的元件，必要時，動態(tài)基體偏壓(dynamic body-bias)能讓元件立即進(jìn)入高性能模式，而在其余時間保持在低漏電流模式，這些對于應(yīng)用軟體、作業(yè)系統(tǒng)和高速緩存系統(tǒng)都完全透明。與傳統(tǒng)CMOS製程技術(shù)相比，F(xiàn)D-SOI可實現(xiàn)更優(yōu)異的性能及低工作電壓，并擁有非常出色的能效。