摘要： 高整合處理器定義即將改寫。面對行動裝置日益嚴格的效能與功耗要求，高通(Qualcomm)近期已展開處理器微架構(gòu)革新，并計畫在既有中央處理器(CPU)與繪圖處理器(GPU)之外，再整合數(shù)據(jù)機(Modem)、無線區(qū)域網(wǎng)路(Wi-Fi)、定位晶片，甚至觸控與感測器晶片，期打造兼顧效能與功耗，且整合度更高的新一代系統(tǒng)單晶片(SoC)。
關(guān)鍵字： 處理器， 晶片， 感測器
高整合處理器定義即將改寫。面對行動裝置日益嚴格的效能與功耗要求，高通(Qualcomm)近期已展開處理器微架構(gòu)革新，并計畫在既有中央處理器(CPU)與繪圖處理器(GPU)之外，再整合數(shù)據(jù)機(Modem)、無線區(qū)域網(wǎng)路(Wi-Fi)、定位晶片，甚至觸控與感測器晶片，期打造兼顧效能與功耗，且整合度更高的新一代系統(tǒng)單晶片(SoC)。
高通總裁暨營運長Steve Mollenkopf提到，高通將復(fù)製在中國大陸發(fā)展QRD的經(jīng)驗，進一步搶攻巴西、印度等新興市場的行動商機。
高通總裁暨營運長Steve Mollenkopf表示，Windows 8/RT正式亮相后，行動裝置與PC之間的界線正逐漸模煳，未來產(chǎn)品設(shè)計勢將朝兼容兩者優(yōu)點的方向前進，因而為行動晶片商帶來極大挑戰(zhàn)。除須快速推進IC製程外，還須提升內(nèi)部中央處理器(CPU)、繪圖處理器(GPU)、無線通訊及定位晶片的整合度，方能讓SoC在維持低功耗、小尺寸的前提下，持續(xù)拉高整體運算效能。
也因此，高通正聚焦20奈米(nm)以下先進製程晶片研發(fā)，同時也展開新一代處理器微架構(gòu)改造計畫，將促進多核心CPU與GPU、DSP、3G/4G多頻多模、RF、定位晶片及Wi-Fi模組，甚至是觸控IC、感測器等通通整合在一顆SoC中，達成最佳化效能與功耗平衡。
高通資深副總裁暨行銷長Anand Chandrasekher補充，再過幾個月，高通將升級現(xiàn)有的Krait架構(gòu)，打造新一代適合整合更多元異質(zhì)晶片的處理器設(shè)計框架;此外，還將發(fā)布旗下第叁代長程演進計畫(LTE)晶片，以及兼容802.11ac/n、藍牙(Bluetooth)及調(diào)頻(FM)的Wi-Fi模組，從而催生高整合、高效能又低功耗的SoC方案，助力行動與電腦裝置設(shè)計匯流成形。
與此同時，行動裝置品牌廠也致力提升螢?zāi)唤馕龆冗_1，080p水準，并積極布局擴增實境(AR)功能應(yīng)用，引爆GPU、DSP功能升級需求，此將更加突顯高整合SoC的獨特價值。Chandrasekher指出，儘管多數(shù)業(yè)者認為只要擴增GPU及DSP核心就能有效提升效能，但卻忽略整個系統(tǒng)運作的流暢度與功耗加劇的情形;相較之下，直接在SoC內(nèi)整併GPU、DSP與CPU協(xié)同運作，便不須一味追求多核設(shè)計，即可改善影像、數(shù)位訊號處理延遲問題。
然而，SoC設(shè)計固然重要，亦是高通一貫的產(chǎn)品布局重點，但要持續(xù)降低晶片製造成本與功耗，仍須藉製程或大尺寸晶圓技術(shù)提高電晶體密度，才能跨越SoC設(shè)計極限。因此，Chandrasekher強調(diào)，製程進化與SoC架構(gòu)將相輔相成，缺一不可。目前，高通已投注大量資金與各大晶圓廠合作布局20奈米以下晶片，對延續(xù)摩爾定律的發(fā)展極具信心。
下載文檔
