[導(dǎo)讀]【導(dǎo)讀】Cadence助力飛思卡爾流程設(shè)計提升
全球電子設(shè)計創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計系統(tǒng)公司今天宣布飛思卡爾半導(dǎo)體公司已經(jīng)采用Cadence(r) Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾已經(jīng)采用AMS Met
【導(dǎo)讀】Cadence助力飛思卡爾流程設(shè)計提升
全球電子設(shè)計創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計系統(tǒng)公司今天宣布飛思卡爾半導(dǎo)體公司已經(jīng)采用Cadence(r) Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾已經(jīng)采用AMS Methodology Kit以應(yīng)用高級AMS技術(shù)、流程和方法學(xué)的主要功能。通過使用Cadence錦囊作為其基礎(chǔ)方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤?、?nèi)部開發(fā)世界級設(shè)計流程的實力。
“Cadence AMS Methodology Kit讓我們有機會將經(jīng)過驗證和測試的混合信號設(shè)計實例應(yīng)用到某些最復(fù)雜的問題中，這是我們在將模擬和數(shù)字電路集成到IC中時經(jīng)常遇到的。”飛思卡爾半導(dǎo)體的方法學(xué)及流程開發(fā)主管Ross Hirschi說，“我們預(yù)計Cadence錦囊中經(jīng)檢驗的方法學(xué)將會幫助我們在比以往更高的生產(chǎn)力水平上證明和實施尖端混合信號方法學(xué)。
“Cadence非常高興能夠與飛思卡爾合作，為他們提供AMS Methodology Kit，以加速他們的流程開發(fā)。”Cadence營銷高級副總裁Ajay Malho
tra說，“Cadence將繼續(xù)大規(guī)模投資支持我們的錦囊策略，努力支持我們的客戶，讓他們追求更高效率的解決方案，迎接當(dāng)今的設(shè)計挑戰(zhàn)?！?nbsp;
Cadence錦囊能夠讓IC設(shè)計師加速特定技術(shù)的產(chǎn)品開發(fā)。Cadence錦囊面向多種EDA技術(shù)領(lǐng)域的設(shè)計挑戰(zhàn)，例如模擬與混合信號(AMS)、硅封裝(SiP)、覆蓋率為導(dǎo)向的功能驗證以及射頻集成電路(RFIC)等應(yīng)用。它包含久經(jīng)考驗的方法學(xué)和流程和特定技術(shù)領(lǐng)域的典型設(shè)計演示，并搭配應(yīng)用性咨詢服務(wù)(Applicability Consulting)，。通過使用Cadence錦囊，客戶可以將更多的設(shè)計資源放在設(shè)計的差異化上，而不用開發(fā)設(shè)計基礎(chǔ)架構(gòu)。
全球電子設(shè)計創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計系統(tǒng)公司今天宣布飛思卡爾半導(dǎo)體公司已經(jīng)采用Cadence(r) Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾已經(jīng)采用AMS Methodology Kit以應(yīng)用高級AMS技術(shù)、流程和方法學(xué)的主要功能。通過使用Cadence錦囊作為其基礎(chǔ)方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤?、?nèi)部開發(fā)世界級設(shè)計流程的實力。
“Cadence AMS Methodology Kit讓我們有機會將經(jīng)過驗證和測試的混合信號設(shè)計實例應(yīng)用到某些最復(fù)雜的問題中，這是我們在將模擬和數(shù)字電路集成到IC中時經(jīng)常遇到的。”飛思卡爾半導(dǎo)體的方法學(xué)及流程開發(fā)主管Ross Hirschi說，“我們預(yù)計Cadence錦囊中經(jīng)檢驗的方法學(xué)將會幫助我們在比以往更高的生產(chǎn)力水平上證明和實施尖端混合信號方法學(xué)。
“Cadence非常高興能夠與飛思卡爾合作，為他們提供AMS Methodology Kit，以加速他們的流程開發(fā)。”Cadence營銷高級副總裁Ajay Malho
tra說，“Cadence將繼續(xù)大規(guī)模投資支持我們的錦囊策略，努力支持我們的客戶，讓他們追求更高效率的解決方案，迎接當(dāng)今的設(shè)計挑戰(zhàn)?！?nbsp;
Cadence錦囊能夠讓IC設(shè)計師加速特定技術(shù)的產(chǎn)品開發(fā)。Cadence錦囊面向多種EDA技術(shù)領(lǐng)域的設(shè)計挑戰(zhàn)，例如模擬與混合信號(AMS)、硅封裝(SiP)、覆蓋率為導(dǎo)向的功能驗證以及射頻集成電路(RFIC)等應(yīng)用。它包含久經(jīng)考驗的方法學(xué)和流程和特定技術(shù)領(lǐng)域的典型設(shè)計演示，并搭配應(yīng)用性咨詢服務(wù)(Applicability Consulting)，。通過使用Cadence錦囊，客戶可以將更多的設(shè)計資源放在設(shè)計的差異化上，而不用開發(fā)設(shè)計基礎(chǔ)架構(gòu)。
下載文檔
