Cadence發(fā)布7納米工藝Virtuoso先進(jìn)工藝節(jié)點擴展平臺

 為了應(yīng)對7nm設(shè)計的眾多技術(shù)挑戰(zhàn)，Virtuoso先進(jìn)工藝平臺提供豐富的版圖設(shè)計功能，包括：支持多重曝光(MPT)的色彩感知的編輯功能、支持FinFET網(wǎng)格功能、及支持模塊生成器(ModGen)器件陣列編輯功能等多種高級編輯功能。同時，在電路設(shè)計流程中，客戶可以使用Spectre® APS仿真器、Virtuoso ADE產(chǎn)品套件和Virtuoso 原理圖編輯器執(zhí)行對多工藝邊界的蒙特卡洛分析(Monte Carlo Analysis)，從而加強電路設(shè)計的差異分析。

“作為移動運算的領(lǐng)軍企業(yè)之一，我們致力于以最高性能、最低功耗和最高密度實現(xiàn)創(chuàng)新的先進(jìn)工藝節(jié)點設(shè)計，”聯(lián)發(fā)科技(MediaTek)模擬設(shè)計與電路技術(shù)部總經(jīng)理Ching San Wu表示。“我們與Cadence長期開展密切合作，成功開發(fā)并部署了基于Virtuoso先進(jìn)工藝節(jié)點平臺的定制設(shè)計方法。采用Cadence針對7nm工藝專門開發(fā)的多項獨特功能，我們得以成功實現(xiàn)近期的流片。”

新版Virtuoso先進(jìn)工藝節(jié)點平臺的主要特色包括：

· 多重曝光和色彩感知版圖：新平臺為各種色彩感知“多重曝光”定制設(shè)計流程提供關(guān)鍵支持，符合7nm工藝的基準(zhǔn)要求，并助用戶提高設(shè)計生產(chǎn)力。

· ModGen器件陣列：提供與關(guān)鍵合作伙伴共同開發(fā)的模塊組，助設(shè)計師提高7nm工藝節(jié)點生產(chǎn)力，降低版圖復(fù)雜度。

· 自動FinFET布局：支持自動FinFET網(wǎng)格布局，全面簡化7nm工藝所需的基于顏色的FinFET設(shè)計方法。在充分了解7nm工藝限制條件的基礎(chǔ)上，Virtuoso先進(jìn)工藝節(jié)點平臺大幅簡化了版圖設(shè)計，并將7nm設(shè)計中常見錯誤發(fā)生的可能性降至最低;從而使定制的數(shù)字和模擬模塊的版圖設(shè)計時間縮短最高達(dá)50%。

· 差異分析：支持針對FinFET技術(shù)的高性能蒙特卡洛分析和高西格瑪分析，可使總的仿真時間縮短至原時長的十分之一。

“經(jīng)過長期的創(chuàng)新實踐以及與業(yè)界領(lǐng)袖的戰(zhàn)略合作，Cadence已經(jīng)成為先進(jìn)工藝節(jié)點定制設(shè)計工具的頂尖供應(yīng)商，”Cadence高級副總裁兼定制IC和PCB事業(yè)部總經(jīng)理Tom Beckley表示。“通過與聯(lián)發(fā)科技等客戶的廣泛合作，我們降低7nm工藝設(shè)計成本的方法已獲得充分證實。我們的許多客戶都已使用Virtuoso先進(jìn)工藝節(jié)點平臺成功流片，交付量產(chǎn)。”