英特爾發(fā)布全球最大容量的全新Stratix® 10 GX 10M FPGA

早前，多家客戶已經(jīng)收到全新英特爾® Stratix® 10 GX 10M FPGA樣片，該產(chǎn)品是全球密度最高的FPGA，擁有1020萬個邏輯單元，現(xiàn)已量產(chǎn)。該款元件密度極高的FPGA，是基于現(xiàn)有的英特爾Stratix 10 FPGA架構(gòu)，以及英特爾先進的嵌入式多芯片互連橋接（EMIB） 技術(shù)。其利用EMIB技術(shù)融合了兩個高密度英特爾 Stratix 10 GX FPGA 核心邏輯晶片（每個晶片容量為 510 萬個邏輯單元）以及相應(yīng)的I/O單元。

英特爾Stratix 10 GX 10M FPGA擁有1020萬個邏輯單元，其密度約為Stratix 10 GX 1SG280 FPGA 的 3.7 倍，后者為原英特爾Stratix 10系列中元件密度最高的設(shè)備。英特爾的EMIB技術(shù)只是多項IC工藝技術(shù)、制造和封裝創(chuàng)新中的一項，正是這些創(chuàng)新的存在，讓英特爾得以設(shè)計、制造并交付目前世界上密度最高（代表計算能力）的FPGA。

圖：英特爾Stratix 10 GX 10M FPGA共有1020萬個邏輯單元，是第一款使用EMIB技術(shù)將兩個FPGA構(gòu)造晶片在邏輯和電氣上實現(xiàn)整合的英特爾FPGA

ASIC原型設(shè)計和仿真市場對當(dāng)前最大容量的FPGA需求格外急切。有數(shù)家供應(yīng)商提供商用現(xiàn)成 (COTS) ASIC原型設(shè)計和仿真系統(tǒng)，對于這些供應(yīng)商而言，能夠?qū)?dāng)前最大的 FPGA 用于 ASIC 仿真和原型設(shè)計系統(tǒng)中，就意味著獲得了巨大的競爭優(yōu)勢。

此外，包括英特爾在內(nèi)的很多大型半導(dǎo)體公司都開發(fā)了自定義原型設(shè)計和仿真系統(tǒng)，并在流片前使用該系統(tǒng)來驗證自身最大規(guī)模、最復(fù)雜、風(fēng)險最高的 ASSP 和 SoC 設(shè)計。ASIC 仿真和原型設(shè)計系統(tǒng)可以幫助設(shè)計團隊大幅降低設(shè)計風(fēng)險。因此，包括英特爾 Stratix 10 FPGA 和更早的 Stratix® III、Stratix IV 和 Stratix V 設(shè)備在內(nèi)的英特爾 FPGA，十多年來一直被用做很多仿真和原型設(shè)計系統(tǒng)的基礎(chǔ)設(shè)備。

ASIC 仿真和原型設(shè)計系統(tǒng)支持很多與 IC 和系統(tǒng)開發(fā)相關(guān)的工作，包括：

◆ 使用真實硬件的算法開發(fā)

◆ 芯片制造前的早期SoC軟件開發(fā)

◆ RTOS驗證

◆ 針對硬件和軟件的極端條件測試 

◆ 連續(xù)設(shè)計迭代的回歸測試

仿真和原型設(shè)計系統(tǒng)旨在幫助半導(dǎo)體廠商在芯片制造前發(fā)現(xiàn)和避免代價高昂的軟硬件設(shè)計缺陷，從而節(jié)省數(shù)百萬美元。芯片在制造完成后修復(fù)硬件設(shè)計缺陷的成本要高得多，通常需要昂貴的重新設(shè)計費用。當(dāng)設(shè)備制造出來并交付給終端客戶，解決這些問題的成本甚至?xí)?。正因為風(fēng)險如此之高，且有可能節(jié)省的費用如此之多，這些原型設(shè)計和仿真系統(tǒng)為IC設(shè)計團隊帶來了實實在在的價值。仿真和原型設(shè)計系統(tǒng)的使用已經(jīng)越來越普及，因為在經(jīng)濟風(fēng)險如此之高的情況下，沒有哪個設(shè)計團隊負責(zé)人敢于忽視這項謹慎的驗證性投資。

使用最大型的FPGA，就能夠在盡可能少的FPGA設(shè)備中納入大型ASIC、ASSP和SoC設(shè)計。英特爾Stratix 10 GX 10M FPGA是用于此類應(yīng)用的一系列大型FPGA系列中的最新設(shè)備。該款全新的英特爾Stratix 10 FPGA支持仿真和原型設(shè)計系統(tǒng)的開發(fā)，適用于耗用億級ASIC門的數(shù)字IC設(shè)計。包含1020萬個邏輯單元的英特爾Stratix 10 GX 10M FPGA，現(xiàn)已支持英特爾® Quartus® Prime軟件套件。該套件采用新款專用IP，明確支持ASIC仿真和原型設(shè)計。

英特爾Stratix 10 GX 10M FPGA是第一款使用EMIB技術(shù)并在邏輯和電氣上將兩個FPGA構(gòu)造晶片結(jié)合到一起的英特爾FPGA，實現(xiàn)高達1020萬個邏輯單元密度。在該設(shè)備上，數(shù)萬個連接通過多顆EMIB將兩個 FPGA構(gòu)造晶片進行連接，從而在兩個單片F(xiàn)PGA構(gòu)造晶片之間形成高帶寬連接。

以前，英特爾使用了EMIB 技術(shù)將 I/O和內(nèi)存單元連接到FPGA構(gòu)造晶片，從而實現(xiàn)了英特爾 Stratix 10 FPGA 家族的規(guī)模和種類不斷擴張。例如，英特爾Stratix 10 MX設(shè)備集成了8 GB或16 GB的 EMIB相連的3D堆疊HBM2 SRAM單元。最近發(fā)布的英特爾Stratix 10 DX FPGA則集成了EMIB相連的P tile，具備PCIe 4.0兼容能力。

英特爾Stratix 10 DX FPGA中使用的P tile是兼容PCIe 4.0 的 PCI-SIG系統(tǒng)集成設(shè)備清單中的首款組件級設(shè)備。最近發(fā)布的英特爾® Agilex™ FPGA 中也同樣緊密集成了同款 P tile，因而也能兼容 PCIe 4.0 設(shè)備。英特爾 Stratix 10 DX 和英特爾 Agilex FPGA 中使用的 P tile是這一應(yīng)用的又一絕佳范例，它展示了諸如EMIB的先進制造和生產(chǎn)技術(shù)，以及如何讓英特爾將一系列新產(chǎn)品快速推向市場，并投入全面生產(chǎn)。

或許更重要的是，用來制造英特爾Stratix 10 GX 10M FPGA的半導(dǎo)體和封裝技術(shù)，并不僅僅是為了制造世界上最大型的 FPGA，這只是一個附加值，盡管相當(dāng)重要，但并不是最重點。

而重點在于： 這些技術(shù)讓英特爾能夠通過整合不同的半導(dǎo)體晶片，包括FPGA、ASIC、eASIC結(jié)構(gòu)化ASIC、I/O單元、3D堆疊內(nèi)存單元和光子器件等，用于將幾乎任何類型的設(shè)備整合到封裝系統(tǒng)（SiP）中，以滿足特定的客戶需求。這些先進技術(shù)彼此結(jié)合，構(gòu)成了英特爾獨特、創(chuàng)新且極具戰(zhàn)略性的優(yōu)勢。

（作者系英特爾網(wǎng)絡(luò)和自定義邏輯事業(yè)部副總裁兼FPGA和電源產(chǎn)品營銷總經(jīng)理）