12月12日 訊 - 近日，據(jù)多家外媒報道，在IEEE國際電子設備會議(IEDM)上，一張英特爾即將推出的制造工藝的擴展路線圖被透露，其中顯示，英特爾未來將推出7nm、5nm、3nm、2nm和1.4nm工藝。而這張圖是由ASML發(fā)言人在會議上展示的，ASML表示，此圖為英特爾9月在一次光刻會議上展示的。然而英特爾方面則澄清，這張圖被ASML修改過了。
ASML發(fā)言人展示的路線圖
通過對比，的確英特爾并未標注出制程的具體信息，不過大致的路線是相同的。
英特爾澄清的路線圖
作為其合作伙伴，ASML對于英特爾的工藝路線可謂是心知肚明，這樣擅自更改PPT并公開究竟是何種原因造成的，目前尚未擁有確切消息。有媒體猜測，兩張路線圖都是在2021年才會使用上EUV設備，這是否是一種催單也并非不可能。
在IEDM會議上，關于5nm的討論很多，因此其中一些改進，諸如制造、材料、一致性等，最終將最終以英特爾的5nm工藝結(jié)束，這取決于與之合作的設計公司(歷史上是應用材料公司(ASML))。
不過可以確定的是，在摩爾定律方面，英特爾依然是處于“尋路”模式，超越5nm，即3nm / 2nm / 1.4nm，當然繼續(xù)在摩爾定律上面“死磕”將會是一筆不小的花費。
值得一提的是，英特爾的這張路線圖還提到了在舊工藝的升級版本中進行“反向移植”（ Backport）帶來的機會。包括可以將7nm產(chǎn)品反向移植到10nm+++，可以將5nm產(chǎn)品反向移植到7nm++，可以將3nm產(chǎn)品反向移植到3nm++，而可以將2nm產(chǎn)品反向移植到3nm ++。不過，對于1.4nm節(jié)點沒有提到反向移植。
另外，今年IEDM上的一些演講使用的是所謂的“ 2D自組裝”材料，其尺寸大約為0.3nm，這么小的尺寸并不新鮮，但對于硅而言很新鮮。
值得注意的是，5nm被列為2023年的節(jié)點，大約在ASML開始銷售其“高NA” EUV機的時候，以幫助在制造過程中更好地定義路徑。并不確定High NA是否會在5nm或3nm處攔截，假設英特爾的此路線圖的日期正確且英特爾能夠堅持下去，但這是需要考慮的問題。
下載文檔
