單元

基于ARM的車輛檢測系統(tǒng)控制單元電路設(shè)計方案

面向序列密碼的抽取與插入單元可重構(gòu)設(shè)計研究

FPGA DCM時鐘管理單元的理解

基于FPGA的數(shù)字穩(wěn)定校正單元的實現(xiàn)

Microchip內(nèi)含USB單元的微處理器

日本：NEC開發(fā)成功1億門單元基LSI

NEC電子設(shè)備部開發(fā)成功CB-90系列單元基LSI。最小特征尺寸是0.09μm，采用柵長0.06μm的CMOS方法和銅金屬連線技術(shù)制造。準(zhǔn)備制造的三種單元基LSI是：高速型CB-90H、高集成度型CB-90M和低功耗型CB-90L。它們的內(nèi)部工作

標(biāo)準(zhǔn)單元ASIC/FPGA的權(quán)衡與結(jié)構(gòu)化ASIC

現(xiàn)在有各種各樣的硅資源供您選擇，供應(yīng)商們正在調(diào)整其標(biāo)準(zhǔn)組件產(chǎn)品系列以滿足您的需求。要點● 標(biāo)準(zhǔn)單元ASIC 和FPGA 的權(quán)衡為結(jié)構(gòu)化ASIC新興公司打開了一個有爭議的市場缺口?！?結(jié)構(gòu)化ASIC不只是改名換姓的門陣列，

單片機(jī)編程：找出最大數(shù)，并存入BIG單元中

單片機(jī)編程：找出最大數(shù)，并存入BIG單元中。設(shè)內(nèi)部RAM從LIST單元開始存有一組無符號數(shù)，數(shù)據(jù)個數(shù)為30，編程找出最大數(shù)，并存入BIG單元中。;---------------------------------------------------------

EDA典型單元電路的同步計數(shù)器

計數(shù)器是在數(shù)字系統(tǒng)中使用最多的時序電路，它不僅能用于對時鐘脈沖計數(shù)，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運算等。 所謂同步計數(shù)器，就是在時鐘脈沖（計數(shù)脈沖）的控制下，構(gòu)成計數(shù)器的各觸

EDA典型單元電路的異步計數(shù)器

異步計數(shù)器又稱行波計數(shù)器，它的下一位計數(shù)器的輸出作上一位計數(shù)器的時鐘信號，一級一級串行連接起來就構(gòu)成了一個異步計數(shù)器。異步計數(shù)器與同步計數(shù)器不同之處就在于時鐘脈沖的提供方式，但是，由于異步計數(shù)器采用行

EDA典型單元電路的可逆計數(shù)器

所謂可逆計數(shù)器，就是根據(jù)計數(shù)控制信號的不同，在時鐘脈沖作用下，計數(shù)器可以進(jìn)行加1或者減1操作的一種計數(shù)器?？赡嬗嫈?shù)器有一個特殊的控制端，這就是DR端。當(dāng)DIR='0'時，計數(shù)器進(jìn)行加1操作，當(dāng)DIR='1'時，計數(shù)器就進(jìn)

EDA典型單元電路的分頻電路的設(shè)計

在基于EDA技術(shù)的數(shù)字電路系統(tǒng)設(shè)計中，分頻電路應(yīng)用得十分廣泛，常常使用分頻電路來得到數(shù)字系統(tǒng)中各種不同頻率的控制信號。所謂分頻電路，就是將一個給定的頻率較高的數(shù)字輸入信號，經(jīng)過適當(dāng)?shù)奶幚砗螅a(chǎn)生一個或數(shù)個

EDA典型單元電路的多路選擇器的設(shè)計

多路選擇器可以從多組數(shù)據(jù)來源中選取一組送入目的地。它的應(yīng)用范圍相當(dāng)廣泛，從組合邏輯的執(zhí)行到數(shù)據(jù)路徑的選擇，經(jīng)?？梢钥吹剿嫩櫽啊Ａ硗庠跁r鐘、計數(shù)定時器等的輸出顯示電路中經(jīng)常利用多路選擇器制作掃描電路來

EDA典型單元電路的編碼器的設(shè)計

編碼器可將2N個分離的信息代碼以N個二進(jìn)制碼來表示。編碼器常常應(yīng)用于影音壓縮或通信方面，以達(dá)到精簡傳輸量的目的?？梢詫⒕幋a器看成壓縮電路，譯碼器看成解壓縮電路。傳送數(shù)據(jù)前先用編碼器壓縮數(shù)據(jù)后再傳送出去，在

EDA典型單元電路的寄存器的設(shè)計

寄存（鎖存）器是一種重要的數(shù)字電路部件，常用來暫時存放指令、參與運算的數(shù)據(jù)或運算結(jié)果等。它是數(shù)字測量和數(shù)字控制中常用的部件，是計算機(jī)的主要部件之一。寄存器的主要組成部分是具有記憶功能的雙穩(wěn)態(tài)觸發(fā)器。一

EDA典型單元電路的移位寄存器

移位寄存器除了具有存儲代碼的功能以外，還具有移位功能。所謂移位功能，是指寄存器里存儲的代碼能在移位脈沖的作用下依次左移或右移。因此，移位寄存器不但可以用來寄存代碼，還可用來實現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換、數(shù)值的運

EDA典型單元電路的存儲器的設(shè)計

半導(dǎo)體存儲器的種類很多，從功能上可以分為只讀存儲器（READ_ONLY MEMORY，簡稱ROM）和隨機(jī)存儲器（RANDOM ACCESS MEMORY，簡稱RAM）兩大類。 只讀存儲器在正常工作時只能讀取數(shù)據(jù)，不能快速地修改或重新寫入數(shù)，適用

EDA典型單元電路的SRAM和ROM主要區(qū)別

SRAM和ROM的主要區(qū)別在于RAM描述上有讀和寫兩種操作，而且在讀寫上對時間有較嚴(yán)格的要求。 【例】 用VHDL設(shè)計一個8×8位的雙口SRAM的VHDL程序，并使用MAX+p1us Ⅱ進(jìn)行仿真。 仿真結(jié)果如圖所示。 如圖 讀寫存儲器D

EDA典型單元電路的FIFO圖

FIFO是先進(jìn)先出堆棧，作為數(shù)據(jù)緩沖器，通常其數(shù)據(jù)存放結(jié)構(gòu)完全與RAM一致，只是存取方式有所不同。 【例】 設(shè)計一個8×8先進(jìn)先出堆棧FIFO的VHDL程序，并使用MAX+p1us Ⅱ進(jìn)行仿真。 仿真結(jié)果如圖示。 如圖 先進(jìn)先出

系統(tǒng)的硬件驗證/單元電路的調(diào)試

FPGA/CPLD數(shù)據(jù)采集電路的調(diào)試：使用MAX＋plus Ⅱ 10.0、計算機(jī)、GW48－CK EDA實驗開發(fā)系統(tǒng)等軟件和設(shè)備，對FPGA/CPLD壩刂控電路進(jìn)行VHDL程序的調(diào)試、有關(guān)仿真以及編程下載，硬件測試等。 單片機(jī)數(shù)據(jù)處理控制程序的調(diào)