-
基于PXI的高速數字化儀模塊
設計了一種基于PXI接口、雙通道12位、采樣速率250 Msps的高速數字化儀模塊，給出該系統(tǒng)的工作原理、設計思想和實現方案，系統(tǒng)采用雙通道A／D轉換器進行采樣，使用高性能FPGA器件進行通道控制、數據處理和接口設計，具有功能強大的前端調理電路，可以選擇匹配阻抗和耦合方式、具有增益自動調整功能，滿足大范圍信號的測量要求。從硬件和軟件兩個方面對高速數據采集、傳輸和存儲的關鍵問題進行了深入探討。該數字化儀模塊可方便的與其他PXI儀器組成測試系統(tǒng)，實現對信號的高速采樣和長時間記錄。
-
討論差分信號鏈在3G和4G無線應用中的性能和優(yōu)點
通信系統(tǒng)設計的主要挑戰(zhàn)之一是如何成功捕獲高保真度信號。為了避免強干擾效應、信號失真和靈敏度降低，蜂窩通信系統(tǒng)必須滿足蜂窩標準的嚴格要求，比如具有高動態(tài)范圍、高輸入線性度和低噪聲的碼分多址(CDMA)和寬帶CD
-
Multitest推出差分信號集成電路測試座
Multitest公司日前宣布，現已設計出適于每種半導體測試應用的定制型微分測試座。為適應預期阻抗，測試座材料選擇及探針經過悉心優(yōu)化。?差分信號裝置的測試座必須盡可能的提供最透明互聯，以盡量降低測試系統(tǒng)和被測器
-
FPGA設計的注意事項
FPGA設計的注意事項
-
通過低電壓差分信號（LVDS）傳輸高速信號
低電壓差分信號(LVDS)非常適合時鐘分配、一點到多點之間的信號傳輸。本文描述了使用LVDS將高速信號分配到多個目的端的方法。 在一個數字系統(tǒng)中，當各個子系統(tǒng)需要相同的參考時鐘源協(xié)同工作時，時鐘分配非常重要
-
通過低電壓差分信號（LVDS）傳輸高速信號
低電壓差分信號(LVDS)非常適合時鐘分配、一點到多點之間的信號傳輸。本文描述了使用LVDS將高速信號分配到多個目的端的方法。 在一個數字系統(tǒng)中，當各個子系統(tǒng)需要相同的參考時鐘源協(xié)同工作時，時鐘分配非常重要
-
差分信號線的分析和LAYOUT
隨著近幾年對速率的要求快速提高，新的總線協(xié)議不斷的提出更高的速率。傳統(tǒng)的總線協(xié)議已經不能夠滿足要求了。串行總線由于更好的抗干擾性，和更少的信號線，更高的速率獲得了眾多設計者的青睞。而串行總線又尤以差分
-
NS推出全新低電壓差分信號傳輸(LVDS )2x2交叉開關
美國國家半導體公司 （National Semiconductor Corporation）宣布推出一系列全新的達到汽車應用等級的低電壓差分信號傳輸（LVDS ）2x2交叉開關， 具備高達3.125Gbps的數據率。該系列PowerWise 交叉開關的每通道功耗僅
-
自適應均衡器在LVDS息線長距離傳輸中的應用
詳細介紹自適應電纜均衡器CLCO12的結構和工作原理；給出以Belden型同軸電纜和五類未屏蔽雙絞線為載體進行實驗的結果。
