<bdo id="qv1xq"></bdo>

^{<li id="qv1xq"></li>}

CMOS集成電路

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

CMOS集成電路潛在缺陷的最小電壓檢測(cè)

引言有潛在缺陷的芯片有可能通過(guò)生產(chǎn)測(cè)試，但是在實(shí)際應(yīng)用中卻會(huì)引起早期失效的問(wèn)題，進(jìn)而引起質(zhì)量問(wèn)題。為了避免這個(gè)問(wèn)題，就需要在產(chǎn)品賣給客戶之前檢測(cè)出這種有問(wèn)題的芯片。一般的檢測(cè)技術(shù)包括Burn—in、IDDQ測(cè)試

模擬
2009-08-24

電壓檢測(cè) CMOS集成電路芯片金屬
CMOS集成電路潛在缺陷的最小電壓檢測(cè)

有潛在問(wèn)題的芯片在正常的條件下缺陷不會(huì)顯現(xiàn)出來(lái)，但是在一定的條件下會(huì)產(chǎn)生失效或者間歇性失效，從而造成芯片早期失效的質(zhì)量問(wèn)題。最小電壓是芯片正常運(yùn)行所需要的最小電壓值，合格芯片與不合格芯片的最小電壓值是不一樣的，因此利用最小電壓檢測(cè)原理可以檢測(cè)出有潛在缺陷的芯片。

測(cè)試測(cè)量
2009-08-18

BSP 電壓檢測(cè) CMOS集成電路芯片
CMOS集成電路設(shè)計(jì)中電阻設(shè)計(jì)方法的研究

討論了集成電路設(shè)計(jì)中多晶硅條電阻、MOS管電阻和電容電阻等3種電阻器的實(shí)現(xiàn)方法，論述了他們各自的優(yōu)點(diǎn)、缺點(diǎn)及其不同的作用

模擬
2007-12-05

集成電路設(shè)計(jì) 電阻多晶硅 CMOS集成電路

首頁(yè) 上一頁(yè) 1 2 下一頁(yè) 尾頁(yè)

<bdo id="3lcrw"></bdo>