COMPILER

東芝用Synopsys IC Compiler設(shè)計(jì)90nm SoC

美國(guó)Synopsys宣布，東芝使用該公司自動(dòng)布局設(shè)計(jì)工具“IC Compiler”開發(fā)的數(shù)字家庭網(wǎng)絡(luò)無(wú)線通信SoC已經(jīng)送廠生產(chǎn)（新聞發(fā)布）。關(guān)于這一應(yīng)用案例，東芝已經(jīng)在Synopsys于43rd Design Automation Conference（DAC 2006）

SYNOPSYS新一代實(shí)體設(shè)計(jì)解決方案

Synopsys為中芯國(guó)際先進(jìn)工藝開發(fā)參考流程

Cadence綜合技術(shù)提供新的方法來(lái)實(shí)現(xiàn)低功耗

Cadence設(shè)計(jì)系統(tǒng)公司今天發(fā)布了專為Cadence Encounter RTL Compiler綜合技術(shù)實(shí)現(xiàn)新的低功耗能力，可提升芯片質(zhì)量（QoS）。Encounter RTL Compiler現(xiàn)在通過將多目標(biāo)全局優(yōu)化擴(kuò)展到動(dòng)態(tài)及泄漏功耗優(yōu)化，以一種全新的方