以2個TMS320C62xx為棱l心處理器,實現(xiàn)大面積雷場圖像的實時壓縮和傳輸。
研制的超聲相控陣實驗系統(tǒng)采用數(shù)字方式控制各陣元的超聲發(fā)射延時,能夠得到很高的精度和穩(wěn)定性。闡明該系統(tǒng)各陣元間的發(fā)射同步這一重要環(huán)節(jié)的實現(xiàn)方法。
本文闡述了卷積碼編解碼器的基本工作原理,在MAX+PLUS2軟件平臺上,給出了利用復雜可編程邏輯器件設計的(2,1,6)卷積碼編解碼器電路,并進行了編譯和波形仿真。
在本文中,我們將通過對CPLD的發(fā)展、結構、應用和設計等方面的認知,了解CPLD的基本原理,并設計出CPLD脫機編程寫入器的電路圖。
在本文中,我們將通過對CPLD的發(fā)展、結構、應用和設計等方面的認知,了解CPLD的基本原理,并設計出CPLD脫機編程寫入器的電路圖。
本文比較了兩種常用位同步提取電路的優(yōu)缺點,在此基礎上提出了一種基于CPLD/FPGA、用于數(shù)字通信系統(tǒng)的新型快速位同步方案。此方案借助Altera的設計工具設計了位同步提取電路,并利用FPGA予以實現(xiàn),同時給出了該電路的仿真試驗波形圖。
Altera公司今天宣布新的零功耗MAX® IIZ CPLD進一步擴展了其低功耗可編程邏輯解決方案產(chǎn)品組合,該器件是專門針對解決便攜式應用市場的功耗、封裝和價格限制而設計開發(fā)的。
本文針對整車對電池管理系統(tǒng)提出雙CAN通信的要求,設計了由CPLD、TMS320LF2407與SJA1000構成的雙CAN控制器。文中介紹了其硬件電路和軟件流程。
本文針對整車對電池管理系統(tǒng)提出雙CAN通信的要求,設計了由CPLD、TMS320LF2407與SJA1000構成的雙CAN控制器。文中介紹了其硬件電路和軟件流程。
介紹一種用VHDL在CPLD芯片上設計微機保護系統(tǒng)控制接口的方法來提高抗干擾性能,試驗結果表明:控制接口的抗干擾性能很高,完全實現(xiàn)微機保護系統(tǒng)的高可靠性控制。
本文介紹了基于新型高性能數(shù)字信號處理器(DSP)芯片TMS320F2812和復雜可編程邏輯器件(CPLD)MAX7128實現(xiàn)的斷路器智能控制單元設計。重點敘述了調理電路、F2812通信模塊、CPLD模塊的設計。
介紹一種用VHDL在CPLD芯片上設計微機保護系統(tǒng)控制接口的方法來提高抗干擾性能,試驗結果表明:控制接口的抗干擾性能很高,完全實現(xiàn)微機保護系統(tǒng)的高可靠性控制。
本文介紹了基于新型高性能數(shù)字信號處理器(DSP)芯片TMS320F2812和復雜可編程邏輯器件(CPLD)MAX7128實現(xiàn)的斷路器智能控制單元設計。重點敘述了調理電路、F2812通信模塊、CPLD模塊的設計。