介紹了利用CPLD實現(xiàn)DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計方法,并給出了相應(yīng)的系統(tǒng)設(shè)計原理圖,同時對該系統(tǒng)的性能進行了分析。
CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
根據(jù)單片機I2C串行擴展的特點,在EDA軟件MaxplusII的環(huán)境下,利用AHDL語言,建立IP核。
最新版本的Warp®設(shè)計工具及設(shè)計環(huán)境。隨著性能的提升
比方說移植困難,比方說可閱讀性差
好久沒有上21 IC了。一上來就看到這么多的留言,很是感激!