賽靈思公司(Xilinx)今日宣布推出Spartan™-3A系列I/O優(yōu)化現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)。
直接數(shù)字頻率合成器(DDS)技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。
中興的那個(gè)面試官素質(zhì)真的沒話說,感覺跟你是他仇人一樣。
本文提出了一種基于DSP+FPGA的嵌入式便攜數(shù)字存儲(chǔ)示波表的設(shè)計(jì)方案,充分利用微控制器技術(shù)和ASIC技術(shù)實(shí)現(xiàn)了嵌入式實(shí)時(shí)處理,很好地達(dá)到了體積小、重量輕、功能強(qiáng)、可靠性高的要求。
在通信網(wǎng)絡(luò)系統(tǒng)中,流量管理的核心是緩存管理、隊(duì)列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)、工作原理及設(shè)計(jì)方法。
本文提出了一種基于DSP+FPGA的嵌入式便攜數(shù)字存儲(chǔ)示波表的設(shè)計(jì)方案,充分利用微控制器技術(shù)和ASIC技術(shù)實(shí)現(xiàn)了嵌入式實(shí)時(shí)處理,很好地達(dá)到了體積小、重量輕、功能強(qiáng)、可靠性高的要求。
本文就單片機(jī)與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹,希望對(duì)從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。
RF Engines公司的ChannelCore64使設(shè)計(jì)者能夠用一個(gè)可對(duì)FPGA編程的IP核來替代多達(dá)16個(gè)DDC(直接下變頻器)ASIC,可顯著減少PCB面積,降低功耗而且增加靈活性。
本文采用DSP+FPGA的方案,由硬件控制A/D轉(zhuǎn)換和數(shù)據(jù)存儲(chǔ),最大限度地提高系統(tǒng)的信號(hào)采集和處理能力。
本文采用DSP+FPGA的方案,由硬件控制A/D轉(zhuǎn)換和數(shù)據(jù)存儲(chǔ),最大限度地提高系統(tǒng)的信號(hào)采集和處理能力。
本文介紹了一種基于FPGA的線陣CCD數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法。
本文介紹了一種基于FPGA的線陣CCD數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法。
基于FPGA的線陣CCD數(shù)據(jù)采集系統(tǒng)
Altera公司推出新的低成本Cyclone® II FPGA啟動(dòng)套件,進(jìn)一步簡(jiǎn)化了FPGA設(shè)計(jì)。
CY7C68013和FPGA的數(shù)據(jù)通信中,采用基本的Ports接口模式,利用自動(dòng)指針方法,通過數(shù)字示波器的觀察,完成1KB的傳送,大約需要750μs。
本方案采用FPGA和集成器件來實(shí)現(xiàn)IJF編碼和IJF-OQPSK調(diào)制具有高度集成化、配置靈活、性能穩(wěn)定、易于實(shí)現(xiàn)的特點(diǎn),由于IJF編碼有很多性能更好的變形,只需在此基礎(chǔ)修改ROM中的波形系數(shù)即可進(jìn)一步實(shí)現(xiàn)多種IJF編碼方案。
Altera 推出Cyclone II FPGA啟動(dòng)套件
QuickLogic 公司近日宣布,該公司的PolarPro QL1P300和QL1P200在功耗領(lǐng)域?qū)崿F(xiàn)了新的突破。這兩款配備了嵌入式SRAM的分別為30萬門和20萬門的器件已于2006年6月開始供貨,目前樣品已經(jīng)過充分驗(yàn)證,開始批量生產(chǎn)。
賽靈思公司(Xilinx)今天宣布推出Virtex™-5 LXT現(xiàn)場(chǎng)可編程門陣列(FPGA)器件的第一批產(chǎn)品。