FPGA

我要報(bào)錯(cuò)
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

  • Ceva 與 Arm 和 SynaXG 合作重新定義高能效 5G NR 處理 實(shí)現(xiàn)可持續(xù)LEO衛(wèi)星和5G增強(qiáng)版本無線基礎(chǔ)設(shè)施

    定制化基帶處理解決方案結(jié)合Arm Neoverse CPU、Ceva硬件加速5G NR基帶平臺和SynaXG 5G NR RAN專業(yè)技術(shù)，效率相比傳統(tǒng)解決方案提高10倍，相比FPGA替代方案提高20倍

    CEVA
    2025-03-07
    5G CPU FPGA

  • 如何使用Vitis Model Composer從建模到部署生成FPGA IP核

    在當(dāng)今快節(jié)奏的世界中，技術(shù)正以前所未有的速度發(fā)展，F(xiàn)PGA設(shè)計(jì)也不例外。高級工具正在迅速出現(xiàn)，以前所未有的速度加速開發(fā)。傳統(tǒng)上，F(xiàn)PGA設(shè)計(jì)包括用硬件描述語言(hdl)編寫代碼，并使用合成工具來映射設(shè)計(jì)。雖然這些傳統(tǒng)方法仍然是必不可少的，但像Vitis Model Composer和HDL Coder這樣的工具已經(jīng)大大簡化了開發(fā)過程，特別是對于基于sdr和fpga的系統(tǒng)。BAE系統(tǒng)公司的一位高級官員表示：“一位擁有多年VHDL編程經(jīng)驗(yàn)的工程師用我們的傳統(tǒng)設(shè)計(jì)流程手工編寫了一個(gè)功能齊全的SDR波形，耗時(shí)645小時(shí)。另一位經(jīng)驗(yàn)有限的工程師使用Simulink和Xilinx System Generator在不到46小時(shí)內(nèi)完成了相同的項(xiàng)目。”

  • 通過使用Basys 3開發(fā)來回顧FPGA設(shè)計(jì)的基礎(chǔ)知識以及與簡單執(zhí)行器的接口

    多年來，在超過100個(gè)Hackster項(xiàng)目中，我們研究了一些非常深入和復(fù)雜的解決方案，從機(jī)器人到視覺處理，創(chuàng)建自己的硬件，當(dāng)然還有涵蓋數(shù)學(xué)等概念的項(xiàng)目，以及fpga中的濾波。

  • 國產(chǎn)FPGASOC雙目視覺處理系統(tǒng)開發(fā)實(shí)例-米爾安路DR1M90開發(fā)板

    本系統(tǒng)基于米爾MYC-YM90X核心板構(gòu)建，基于安路飛龍DR1M90處理器，搭載安路DR1 FPGA SOC 創(chuàng)新型異構(gòu)計(jì)算平臺，充分發(fā)揮其雙核Cortex-A35處理器與可編程邏輯（PL）單元的協(xié)同優(yōu)勢。通過AXI4-Stream總線構(gòu)建的高速數(shù)據(jù)通道（峰值帶寬可達(dá)12.8GB/s），實(shí)現(xiàn)ARM與FPGA間的納秒級（ns）延遲交互，較傳統(tǒng)方案提升了3倍的傳輸效率，極大地提升了系統(tǒng)整體性能。

  • FPGA設(shè)計(jì)需要掌握的幾個(gè)重要知識點(diǎn)

    現(xiàn)在的FPGA不僅包含以前的LE,RAM也更大更快更靈活，管教IOB也更加的復(fù)雜，支持的IO類型也更多，而且內(nèi)部還集成了一些特殊功能單元。

  • CORDIC IP教程：創(chuàng)建一個(gè)NCO的正弦余弦生成

    學(xué)習(xí)如何在Vivado中使用CORDIC IP實(shí)現(xiàn)數(shù)控振蕩器(NCO) !

  • 僅使用與門的BCD到十進(jìn)制解碼器創(chuàng)建一個(gè)電路

    這個(gè)項(xiàng)目的想法是在我完成數(shù)字電子課的一個(gè)實(shí)驗(yàn)時(shí)產(chǎn)生的。目標(biāo)是創(chuàng)建一個(gè)電路，使用開關(guān)將4位二進(jìn)制數(shù)作為輸入，并將其作為等效的十六進(jìn)制數(shù)輸出到七段顯示器上。使用Quartus，我們將邏輯門電路編程到FPGA(現(xiàn)場可編程門陣列)上。

  • 國產(chǎn)FPGA SoC芯選擇，米爾安路飛龍核心板重磅發(fā)布

    在邊緣智能、物聯(lián)網(wǎng)、5G通信和自動駕駛等技術(shù)的快速發(fā)展下，F(xiàn)PGA市場需求呈現(xiàn)爆發(fā)式增長。國產(chǎn)FPGA也在這場技術(shù)浪潮中嶄露頭角，吸引了廣大行業(yè)人士的關(guān)注。 今天，米爾電子基于安路科技最新一代國產(chǎn)工業(yè)級FPGA FPSoC——發(fā)布MYC-YM90X SOM模組及評估板套件。該產(chǎn)品采用安路飛龍DR1M90， 95K LEs 可編程邏輯，片上集成 64位2x Cortex-A35 @1GHz處理器，適用于復(fù)雜的實(shí)時(shí)嵌入式系統(tǒng)應(yīng)用，支持多種內(nèi)存接口和豐富的外設(shè)端口，滿足多樣化場景需求。

  • 量子計(jì)算沖擊下的嵌入式系統(tǒng)安全：FPGA在后量子密碼學(xué)中的應(yīng)用

    隨著量子計(jì)算技術(shù)的快速發(fā)展，其對現(xiàn)有加密系統(tǒng)的潛在威脅日益凸顯。傳統(tǒng)的公鑰加密算法，如RSA和ECC，在量子計(jì)算機(jī)的強(qiáng)大計(jì)算能力面前將變得不堪一擊。因此，開發(fā)能夠抵御量子攻擊的后量子密碼學(xué)算法成為當(dāng)務(wù)之急。而在嵌入式系統(tǒng)領(lǐng)域，由于資源受限和實(shí)時(shí)性要求高等特點(diǎn)，后量子密碼學(xué)的實(shí)現(xiàn)面臨諸多挑戰(zhàn)。不過，現(xiàn)場可編程門陣列（FPGA）技術(shù)的出現(xiàn)，為嵌入式系統(tǒng)提供了實(shí)現(xiàn)后量子密碼學(xué)的有力支持。

  • 圖像高斯濾波的原理與FPGA實(shí)現(xiàn)思路

    在圖像處理領(lǐng)域，高斯濾波是一種廣泛應(yīng)用的線性平滑濾波技術(shù)，其核心目的是消除圖像中的高斯噪聲，提升圖像質(zhì)量。高斯濾波的基本原理是對圖像中的每個(gè)像素應(yīng)用高斯函數(shù)進(jìn)行加權(quán)平均，從而平滑圖像。本文將深入探討圖像高斯濾波的原理，并詳細(xì)闡述其在FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）上的實(shí)現(xiàn)思路。

  • 三種常見平方根算法在FPGA中的電路設(shè)計(jì)及Verilog實(shí)現(xiàn)與仿真探究

    在現(xiàn)代數(shù)字信號處理領(lǐng)域，平方根運(yùn)算是一項(xiàng)基礎(chǔ)且至關(guān)重要的操作，廣泛應(yīng)用于通信、圖像處理、控制系統(tǒng)等多個(gè)領(lǐng)域。隨著現(xiàn)場可編程門陣列（FPGA）技術(shù)的飛速發(fā)展，利用FPGA實(shí)現(xiàn)高效、精確的平方根計(jì)算已成為研究熱點(diǎn)。本文將深入探討三種常見的平方根算法——牛頓迭代法、CORDIC算法和二進(jìn)制搜索法，并詳細(xì)介紹它們在FPGA中的電路設(shè)計(jì)及Verilog實(shí)現(xiàn)與仿真過程。

  • Verilog實(shí)現(xiàn)低通濾波器于FPGA平臺：設(shè)計(jì)與優(yōu)化策略

    在現(xiàn)代電子系統(tǒng)中，信號處理扮演著至關(guān)重要的角色。低通濾波器作為一種基礎(chǔ)的信號處理工具，廣泛應(yīng)用于通信、音頻處理、圖像處理和控制系統(tǒng)等領(lǐng)域。隨著現(xiàn)場可編程門陣列（FPGA）技術(shù)的飛速發(fā)展，利用Verilog硬件描述語言在FPGA上實(shí)現(xiàn)低通濾波器已成為一種高效且靈活的方法。本文旨在探討如何在FPGA平臺上使用Verilog設(shè)計(jì)并實(shí)現(xiàn)低通濾波器，同時(shí)分析優(yōu)化策略以提高性能和資源利用率。

  • FPGA在智能交通信號燈控制系統(tǒng)中的應(yīng)用

    隨著城市現(xiàn)代化程度的提高，交通需求和交通量迅速增長，城市交通網(wǎng)絡(luò)中交通擁擠日益嚴(yán)重，逐步成為經(jīng)濟(jì)和社會發(fā)展中的全球性共同問題。傳統(tǒng)的交通信號燈控制系統(tǒng)大多采用固定轉(zhuǎn)換時(shí)間間隔的控制方法，但由于十字路口不同時(shí)刻車輛的流量是復(fù)雜的、隨機(jī)的和不確定的，這種控制方法經(jīng)常造成道路有效利用時(shí)間的浪費(fèi)，影響道路的暢通。因此，開發(fā)一種能夠根據(jù)實(shí)時(shí)車流量進(jìn)行自適應(yīng)控制的智能交通信號燈系統(tǒng)顯得尤為重要。

  • FPGA驅(qū)動AD芯片：實(shí)現(xiàn)與芯片的高效通信

    在現(xiàn)代電子系統(tǒng)中，模數(shù)轉(zhuǎn)換器（ADC）扮演著將模擬信號轉(zhuǎn)換為數(shù)字信號的重要角色。而現(xiàn)場可編程門陣列（FPGA）則以其靈活性和高性能成為眾多應(yīng)用中不可或缺的一部分。本文將探討如何通過FPGA驅(qū)動AD芯片，并實(shí)現(xiàn)與AD芯片的高效通信。

  • SOPC、SoC與FPGA：異同、優(yōu)缺點(diǎn)及常見應(yīng)用場景

    在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，SOPC（System on a Programmable Chip，可編程片上系統(tǒng)）、SoC（System on Chip，片上系統(tǒng)）和FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）是三種重要的技術(shù)。它們各自具有獨(dú)特的優(yōu)勢和適用場景，同時(shí)也存在一些局限性。本文將深入探討這三種技術(shù)的異同、優(yōu)缺點(diǎn)以及它們在各個(gè)領(lǐng)域中的常見應(yīng)用場景。

  • FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)：技術(shù)解析與應(yīng)用前景

    在現(xiàn)代工業(yè)、科研及醫(yī)療等領(lǐng)域，數(shù)據(jù)采集與傳輸系統(tǒng)的性能直接關(guān)系到后續(xù)數(shù)據(jù)處理與分析的準(zhǔn)確性和效率。隨著技術(shù)的不斷進(jìn)步，基于FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）的多通道數(shù)據(jù)采集傳輸系統(tǒng)因其高速、并行處理能力強(qiáng)、靈活性高等優(yōu)點(diǎn)，逐漸成為數(shù)據(jù)采集領(lǐng)域的熱門技術(shù)。本文將深入探討FPGA在多通道數(shù)據(jù)采集傳輸系統(tǒng)中的應(yīng)用原理、技術(shù)特點(diǎn)及未來應(yīng)用前景。

  • 時(shí)序約束：主時(shí)鐘與生成時(shí)鐘的深度解析

    在FPGA（現(xiàn)場可編程門陣列）設(shè)計(jì)中，時(shí)序約束是確保設(shè)計(jì)滿足時(shí)序要求、提高工作頻率和獲得正確時(shí)序分析報(bào)告的關(guān)鍵步驟。其中，主時(shí)鐘與生成時(shí)鐘作為時(shí)序約束的核心要素，對于設(shè)計(jì)的穩(wěn)定性和性能具有至關(guān)重要的影響。本文將深入探討主時(shí)鐘與生成時(shí)鐘的定義、作用、約束設(shè)置方法以及實(shí)際案例，為讀者提供全面的理解和實(shí)踐指導(dǎo)。

  • CCD工業(yè)相機(jī)系統(tǒng)設(shè)計(jì)——基于FPGA設(shè)計(jì)

    隨著工業(yè)自動化和機(jī)器視覺技術(shù)的飛速發(fā)展，CCD（Charge-Coupled Device，電荷耦合器件）工業(yè)相機(jī)因其高穩(wěn)定性、高分辨率和低噪聲等特點(diǎn)，在圖像采集和處理領(lǐng)域得到了廣泛應(yīng)用。基于FPGA（Field-Programmable Gate Array，現(xiàn)場可編程門陣列）的CCD工業(yè)相機(jī)系統(tǒng)，能夠利用FPGA的高速并行處理能力，實(shí)現(xiàn)高效的圖像采集和處理，滿足實(shí)時(shí)性和高精度要求。本文將詳細(xì)介紹基于FPGA的CCD工業(yè)相機(jī)系統(tǒng)的設(shè)計(jì)方案，包括硬件架構(gòu)、FPGA編程要點(diǎn)以及圖像處理算法的實(shí)現(xiàn)。

  • 小白學(xué)習(xí)FPGA必備的四個(gè)基礎(chǔ)知識

    FPGA（Field-Programmable Gate Array）即現(xiàn)場可編程門陣列，是一種硬件可重構(gòu)的體系結(jié)構(gòu)，以其并行處理能力強(qiáng)、開發(fā)周期短、邏輯可實(shí)時(shí)改變等優(yōu)勢，在數(shù)字信號處理、圖像處理、通信等多個(gè)領(lǐng)域得到了廣泛應(yīng)用。對于新手而言，學(xué)習(xí)FPGA需要掌握一些基礎(chǔ)知識，本文將從四個(gè)方面進(jìn)行詳細(xì)介紹：FPGA的基本概念與工作原理、硬件描述語言（HDL）、數(shù)字電路基礎(chǔ)以及硬件設(shè)計(jì)思想。

  • FPGA實(shí)現(xiàn)多路并行插值濾波（多相濾波）的深入探索

    在數(shù)字信號處理領(lǐng)域，插值濾波是一項(xiàng)至關(guān)重要的技術(shù)，廣泛應(yīng)用于圖像縮放、音頻信號處理、通信系統(tǒng)等多個(gè)方面。隨著現(xiàn)場可編程門陣列（FPGA）技術(shù)的飛速發(fā)展，利用FPGA實(shí)現(xiàn)高效、實(shí)時(shí)的插值濾波已成為研究和實(shí)踐的熱點(diǎn)。本文將深入探討FPGA進(jìn)行多路并行插值濾波（多相濾波）的實(shí)現(xiàn)原理，解析其關(guān)鍵技術(shù)，并闡述其在硬件設(shè)計(jì)中的優(yōu)勢。

首頁  上一頁  1 2 3 4 5 6 7 8 9 10 下一頁 尾頁