FPGA

我要報錯
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

  • FPGA算法硬件加速：實現(xiàn)方法與詳細(xì)步驟解析

    在現(xiàn)代計算領(lǐng)域，算法硬件加速已成為提升系統(tǒng)性能的關(guān)鍵技術(shù)之一?，F(xiàn)場可編程門陣列（FPGA）作為高性能計算平臺，憑借其并行處理能力和可重構(gòu)性，在算法硬件加速方面展現(xiàn)出巨大潛力。本文將深入探討FPGA實現(xiàn)算法硬件加速的方法與詳細(xì)步驟，并結(jié)合示例代碼進行說明，旨在為讀者提供一套完整的實踐指南。

  • FPGA設(shè)計中的時序約束：探索組合邏輯延遲范圍

    在現(xiàn)代電子系統(tǒng)設(shè)計中，特別是現(xiàn)場可編程門陣列（FPGA）的設(shè)計中，時序約束是至關(guān)重要的。它們確保了數(shù)據(jù)在時鐘周期內(nèi)正確地被捕獲和處理，從而避免數(shù)據(jù)丟失或錯誤。本文將深入探討FPGA設(shè)計中一個重要的時序參數(shù)——組合邏輯延遲范圍，這是由寄存器的設(shè)置時間（Setup Time）和保持時間（Hold Time）以及時鐘周期（Tclk）共同決定的。

  • FPGA時序設(shè)計：觸發(fā)器D2的建立時間與保持時間條件探索

    在現(xiàn)代電子系統(tǒng)設(shè)計中，特別是在基于現(xiàn)場可編程門陣列（FPGA）的設(shè)計中，時序約束是確保系統(tǒng)穩(wěn)定性和性能的關(guān)鍵因素。時鐘周期、觸發(fā)器的建立時間和保持時間，以及組合邏輯電路的延遲，共同構(gòu)成了FPGA時序設(shè)計的基礎(chǔ)。本文將深入探討觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足的條件，特別是在給定時鐘周期T、觸發(fā)器D1的建立時間最大T1max和最小T1min，以及組合邏輯電路最大延遲T2max和最小延遲T2min的情況下。

  • FPGA在醫(yī)療領(lǐng)域的“薪”賽道：創(chuàng)新與應(yīng)用

    隨著科技的飛速進步，現(xiàn)場可編程門陣列（FPGA）技術(shù)在醫(yī)療領(lǐng)域的應(yīng)用日益廣泛，成為推動醫(yī)療技術(shù)創(chuàng)新和發(fā)展的重要力量。FPGA以其獨特的靈活性、并行處理能力和高性能計算特點，為醫(yī)療設(shè)備的設(shè)計、制造和使用帶來了革命性的變化。本文將深入探討FPGA在醫(yī)療領(lǐng)域的應(yīng)用及其帶來的創(chuàng)新價值。

  • FPGA：邁向GPU領(lǐng)域的創(chuàng)新之路

    在高性能計算領(lǐng)域，圖形處理單元（GPU）和現(xiàn)場可編程門陣列（FPGA）各自占據(jù)了一席之地。GPU以其強大的并行計算能力在游戲、深度學(xué)習(xí)等領(lǐng)域大放異彩，而FPGA則以其高度的靈活性和可定制性在信號處理、加密和實時數(shù)據(jù)分析等領(lǐng)域獨樹一幟。然而，隨著技術(shù)的不斷進步，人們開始探索將FPGA用于類似GPU的應(yīng)用場景，這一創(chuàng)新之路正在悄然開啟。

    智能硬件
    2024-12-17
    GPU FPGA

  • 嵌入式系統(tǒng)與FPGA：哪個更容易上手？

    在電子工程領(lǐng)域，嵌入式系統(tǒng)和FPGA（現(xiàn)場可編程門陣列）是兩種重要的技術(shù)方向，它們都各有特點和優(yōu)勢。對于初學(xué)者來說，選擇哪個技術(shù)方向更容易上手，往往取決于個人的興趣、背景知識以及學(xué)習(xí)目標(biāo)。本文將從幾個維度對嵌入式系統(tǒng)和FPGA進行比較，以幫助讀者做出更適合自己的選擇。

  • 使用合適的窗口電壓監(jiān)控器優(yōu)化系統(tǒng)設(shè)計

    使用窗口電壓監(jiān)控器可以防止欠壓和過壓的情況出現(xiàn)，從而更好地調(diào)節(jié)系統(tǒng)電源。穩(wěn)定的系統(tǒng)電源可保護系統(tǒng)或負(fù)載，以防出現(xiàn)潛在故障，甚至使其免遭損壞。不同的窗口電壓監(jiān)控器架構(gòu)提供容差、欠壓和過壓閾值設(shè)置以及輸出配置選項，以便根據(jù)應(yīng)用實現(xiàn)設(shè)計靈活性。本文旨在通過列舉不同的架構(gòu)示例，幫助工程師和系統(tǒng)設(shè)計人員確定適合其應(yīng)用的窗口電壓監(jiān)控器。

  • 在FPGA的學(xué)習(xí)中如何使用DCM？

    有些FPGA學(xué)習(xí)者，看Xilinx的Datasheet會注意到Xilinx的FPGA沒有PLL，其實DCM就是時鐘管理單元。

    汽車電子
    2024-12-08
    PLL FPGA

  • IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP

    快速、可靠且高性價比的定制IP模式提升芯片設(shè)計公司競爭力

  • 后摩爾時代的創(chuàng)新：在米爾FPGA上實現(xiàn)Tiny YOLO V4，助力AIoT應(yīng)用

    在全球半導(dǎo)體制程限制和高端 GPU 受限的大環(huán)境下，F(xiàn)PGA 成為了中國企業(yè)發(fā)展的重要路徑之一。它可支持靈活的 AIoT 應(yīng)用，其靈活性與可編程性使其可以在國內(nèi)成熟的 28nm 工藝甚至更低節(jié)點的制程下實現(xiàn)高效的硬件加速。

  • Microchip借助NVIDIA Holoscan平臺加速實時邊緣AI部署

    PolarFire? FPGA 以太網(wǎng)傳感器橋接器為NVIDIA邊緣 AI 平臺提供低功耗多傳感器橋接功能

  • 短波接收機模數(shù)混合AGC設(shè)計

    為解決短波通信中衰落帶來的輸入信號起伏不定的問題 ,設(shè)計了一種用于短波接收機的模數(shù)混合AGC(Automatic Gain Control , 自動增益控制),介紹了AGC的組成和FPGA設(shè)計方案。該方法采用自然對數(shù)算法 ,通過檢測輸入信號的幅度與門限電平比較 ,輸出控制信號分別控制模擬增益調(diào)節(jié)電路和數(shù)字增益調(diào)節(jié)電路。實際測試表明 ,該AGC電路可以控制較大范圍的射頻輸入信號 ,正確解調(diào)并輸出穩(wěn)定的音頻信號 , 同時具有快充慢放功能。

  • AMD 宣布推出第二代 Versal Premium 系列，實現(xiàn)全新系統(tǒng)加速水平，滿足數(shù)據(jù)密集型工作負(fù)載需求

    — 以業(yè)界首款采用 CXL 3.1 及 PCIe Gen6 并支持 LPDDR5 的 FPGA 器件擴展第二代 Versal 產(chǎn)品組合，助力快速連接、更高效數(shù)據(jù)遷移并釋放更多內(nèi)存—

  • 一種集成FPGA和DSP芯粒的異構(gòu)系統(tǒng)級封裝

    一種集成FPGA（現(xiàn)場可編程門陣列）和DSP（數(shù)字信號處理器）芯粒的異構(gòu)系統(tǒng)級封裝（SiP）是一種具有創(chuàng)新性和實用性的技術(shù)解決方案。以下是對這種異構(gòu)系統(tǒng)級封裝的詳細(xì)解析：

  • 基于FPGA的“俄羅斯方塊”設(shè)計

    在當(dāng)今的數(shù)字時代，現(xiàn)場可編程門陣列（FPGA）因其靈活性和高性能，被廣泛應(yīng)用于各種嵌入式系統(tǒng)和游戲開發(fā)中。本文將介紹一個基于FPGA的“俄羅斯方塊”游戲設(shè)計，詳細(xì)闡述系統(tǒng)架構(gòu)、模塊劃分及實現(xiàn)原理，并附上部分代碼示例。

  • 長生命周期保障創(chuàng)新，米爾 FPGA SoM產(chǎn)品的優(yōu)勢

    米爾電子作為行業(yè)領(lǐng)先的解決方案供應(yīng)商，致力于打造高可靠性、長生命周期的FPGA SoM（System on Module）產(chǎn)品，滿足工業(yè)、汽車、醫(yī)療，電力等嚴(yán)苛應(yīng)用領(lǐng)域的需求。

    米爾電子
    2024-10-31
    SoC FPGA

  • 重新定義未來的可信根架構(gòu)

    企業(yè)環(huán)境的快速數(shù)字化、復(fù)雜網(wǎng)絡(luò)威脅的激增、安全法規(guī)的不斷演變以及量子計算技術(shù)的崛起，在網(wǎng)絡(luò)安全領(lǐng)域掀起了層層巨浪，行業(yè)對敏捷性和彈性也提出了更高的要求。為了應(yīng)對這種情況，企業(yè)必須在網(wǎng)絡(luò)防御和合規(guī)方面保持積極主動的態(tài)度。在最新的萊迪思安全研討會上，萊迪思安全專家與來自AMI和Rambus的合作伙伴共同探討了企業(yè)如何利用先進的安全技術(shù)駕馭新的監(jiān)管環(huán)境。討論內(nèi)容包括可信平臺模塊（TPM）技術(shù)的最新進展、使用Caliptra創(chuàng)新推出的測量信任根（RoTM），以及將這些解決方案無縫集成到現(xiàn)場可編程門陣列（FPGA）技術(shù)實施中。

  • 實際案例說明用基于FPGA的原型來測試、驗證和確認(rèn)IP——如何做到魚與熊掌兼得?

    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識產(chǎn)權(quán)(IP)內(nèi)核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。

  • 萊迪思宣布開發(fā)者大會演講嘉賓陣容

    中國上海——2024年10月24日——萊迪思半導(dǎo)體公司(NASDAQ：LSCC)低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布了將于2024年12月10日至11日舉行的萊迪思開發(fā)者大會的完整議程和演講者陣容。此次線上線下雙渠道盛會將邀請戴爾、微軟、SICK和Teledyne FLIR等公司的嘉賓做主題演講，萊迪思和其他行業(yè)專家將進行小組討論，并展示基于FPGA的強大技術(shù)演示。生態(tài)系統(tǒng)合作伙伴和行業(yè)領(lǐng)導(dǎo)者將共同探討低功耗FPGA解決方案在網(wǎng)絡(luò)邊緣人工智能、安全和先進互連方面的尖端技術(shù)和優(yōu)勢。

  • FPGA實現(xiàn)串口升級及MultiBoot：BPI FLASH相關(guān)實例演示

    在現(xiàn)代嵌入式系統(tǒng)設(shè)計中，F(xiàn)PGA（現(xiàn)場可編程門陣列）的靈活性和可重構(gòu)性使其成為許多應(yīng)用的理想選擇。而在FPGA的開發(fā)和部署過程中，如何實現(xiàn)遠(yuǎn)程升級和故障恢復(fù)成為了一個重要議題。本文將詳細(xì)探討如何通過BPI FLASH實現(xiàn)FPGA的串口升級及MultiBoot功能，并提供一個實例演示。