FPGA

采用ARM和單片機的CPLD/FPGA高速數(shù)據(jù)處理系統(tǒng)

傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學(xué)運算能力差;受限于計算機插槽數(shù)量和中斷資源;不便于連接與安裝;易受機箱內(nèi)電磁環(huán)境的

FPGA器件在物聯(lián)網(wǎng)應(yīng)用程序中發(fā)展

隨著物聯(lián)網(wǎng)應(yīng)用程序的采用勢頭越來越大，嵌入式開發(fā)社區(qū)面臨的壓力也越來越大，以便兼顧每種設(shè)計的可用計算資源，延遲，成本和大小。由于其實時性，對云連接的關(guān)注也被視為

支持 400G 以太網(wǎng)，英特爾宣布首款 58Gbps FPGA 收發(fā)器開始批量生產(chǎn)

英特爾® Stratix® 10 TX FPGA 提供多達 144 個收發(fā)器通道和 1 到 58 Gbps 的串行數(shù)據(jù)速率，可推動網(wǎng)絡(luò)、網(wǎng)絡(luò)功能虛擬化 (NFV) 和光傳輸解決方案的未來發(fā)展。這一組合提供了比現(xiàn)有 FPGA 更高的總帶寬，支持系統(tǒng)架構(gòu)擴展到 100Gb、200Gb 和 400Gb 傳輸速度。

基于FPGA的指紋識別系統(tǒng)的設(shè)計與實現(xiàn)

FPGA的GTP信號PCB布線要點

千兆位級串行I/O技術(shù)有著極其出色的優(yōu)越性能，但這些優(yōu)越的性能是需要條件來保證的，即優(yōu)秀的信號完整性。例如，有個供應(yīng)商報告說，他們第一次試圖將高速、千兆位級串行設(shè)計

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

亞科鴻禹全面展示中國首片820萬門FPGA

無線設(shè)備中的可編程電池充電技術(shù)

　　正是用戶手指底下無數(shù)個看不見的可編程器件使得手持設(shè)備變得如此便利和有趣。這些手持設(shè)備配備的電池容量足可以滿足在一個小孩的注意力集中的時間段或一個工作日的使用

利用FPGA Editor修改ChipScope Pro Core的信號輸出

基于動態(tài)可重構(gòu)FPGA的容錯技術(shù)研究

基于FPGA 和PCI 的高精度測速板卡的設(shè)計與實現(xiàn)

FPGA時鐘設(shè)計

摘要：在FPGA設(shè)計中，為了成功地操作，可靠的時鐘是非常關(guān)鍵的。設(shè)計不良的時鐘在極限的溫度、電壓下將導(dǎo)致錯誤的行為。在設(shè)計PLD／FPGA時通常采用如下四種類型時鐘：全局時

FPGA：65nm器件上量低功耗市場興起

基于FPGA技術(shù)的新型高速圖像采集

基于FPGA+DSP的雷達信號處理模塊的設(shè)計

基于FPGA的高速數(shù)據(jù)處理系統(tǒng)設(shè)計

基于FPGA的HD-SDI下變換的研究與設(shè)計

用FPGA實現(xiàn)低成本實時深度感知

利用FPGA現(xiàn)小型聲納的片上系統(tǒng)集成

數(shù)頻率校正的FPGA實現(xiàn)