近日,四川和芯微電子股份有限公司(IPGoal)正式宣布推出通過USB IF(USB Implementers Forum)兼容性測試的USB3.0完整IP解決方案,為目前大陸地區(qū)第一家通過該項測試的USB3.0物理層IP產品。作為一家專注于高速高精
近日,國內規(guī)模最大的數?;旌螴P核提供商四川和芯微電子股份有限公司(IPGoal)正式宣布推出通過USB IF(USB Implementers Forum)兼容性測試的USB3.0完整IP解決方案,為目前大陸地區(qū)第一家通過該項測試的USB3.0物理
性能和功耗/面積通常是相互沖突的設計目標,就像 SoC 設計中的“陰”和“陽”。每一代的 SoC 都必須不斷地在這兩個設計目標之間糾結,而就當你覺得終于取得完美的平衡時,新的設計目標又推動著你
新款interAptiv內核幫助實現(xiàn)SoC設計中的“陰陽”平衡
在SoC設計中用SystemC虛擬平臺預覽USB的性能
Q1:如何才能知道設計的高保真音頻信號沒有失真? A1:在設計音頻的時候,您知道它是否具有高保真性其實來自于您對這個音頻的解碼或者編碼的測試,您會有一個高保真的音源,它可能是沒有經過壓縮,舉一個解碼的例
Q1:如何才能知道設計的高保真音頻信號沒有失真? A1:在設計音頻的時候,您知道它是否具有高保真性其實來自于您對這個音頻的解碼或者編碼的測試,您會有一個高保真的音源,它可能是沒有經過壓縮,舉一個解碼的例
本文討論電子系統(tǒng)級(ESL)設計和驗證方法學在系統(tǒng)級芯片(SoC)設計中的應用。ESL設計是能夠讓SoC設計工程師以緊密耦合方式開發(fā)、優(yōu)化和驗證復雜系統(tǒng)架構和嵌入式軟件的一套方法學,它還提供下游寄存器傳輸級(RTL)實現(xiàn)的
本文討論電子系統(tǒng)級(ESL)設計和驗證方法學在系統(tǒng)級芯片(SoC)設計中的應用。ESL設計是能夠讓SoC設計工程師以緊密耦合方式開發(fā)、優(yōu)化和驗證復雜系統(tǒng)架構和嵌入式軟件的一套方法學,它還提供下游寄存器傳輸級(RTL)實現(xiàn)的
在SoC設計中采用ESL設計和驗證方法
功率優(yōu)化技術 圖5中,根據靜態(tài)與動態(tài)功率以及這些技術所應用的設計抽象層次,對各項功率優(yōu)化技術進行了分類。使用這些方法中的哪項或哪幾項要取決于設計目標。將這些方法結合到設計流程中,就形成了一種集
復雜SoC設計中的功率管理 (下)
長期以來,降低功耗一直是芯片設計中的重要需求。隨著更大、更快的集成電路應用于便攜式產品中,這個需求變得日益重要。因此,貫穿整個設計流程的功率管理技術也在不斷改進,以確保產品的各個部分均得到適當、高效的
復雜SoC設計中的功率管理 (上)
今日相容于IEEE 802.15.4且適用于ZigBee的無線射頻收發(fā)器、微控制器及系統(tǒng)單芯片(SoC)半導體裝置已相當普及。高度整合的多功能SoC解決方案是促成ZigBee無線網絡得以廣泛運用在眾多應用中的重要因素,包括工業(yè)監(jiān)控、家
由中國半導體行業(yè)協(xié)會主辦的“2011中國半導體行業(yè)協(xié)會集成電路設計分會年會暨中國集成電路設計產業(yè)十年成就展”(簡稱2011 ICCAD),預計11月17至18日,為期兩天,于西安綠地筆克國際會展中心展出。IC設計服務廠商虹晶
最大的獨立半導體價值鏈制造者(value chain producer,VCP) eSilicon 公司,以及業(yè)界標準處理器架構與內核的領導廠商MIPS科技公司共同宣布,已采用GLOBALFOUNDRIES的先進低功率28納米SLP制程技術,在GLOBALFOUNDRIES
變化中的SoC設計流程
基于SoC設計 國產龍芯2H流片延期數月
全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS) ,日前宣布已收購Azuro公司,該公司是引領新一代系統(tǒng)級芯片優(yōu)化與數字實現(xiàn)轉型的先鋒企業(yè)。Azuro提供獨特的時鐘同步優(yōu)化技術,又稱為ccopt技術,它可以