TIMING

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

Cadence新版Allegro TimingVision environment加速高速接口設(shè)計(jì)高達(dá)67%

Cadence設(shè)計(jì)系統(tǒng)公司近日宣布其新版Allegro® TimingVision™ environment加速高速接口設(shè)計(jì)高達(dá)67%。使用Cadence® Allegro PCB Designer中的TimingVision environment，能大大縮短高速PCB接口設(shè)計(jì)周期

電子設(shè)計(jì)自動(dòng)化
2014-03-13

ALLEGRO CADENCE ENVIRONMENT TIMING
IDT第三代UFT可產(chǎn)生8種不同輸出頻率

IDT 針對(duì)高效能光纖網(wǎng)路、無(wú)線基地臺(tái)以及100 Gigabit Ethernet (GbE)介面應(yīng)用，推出時(shí)序元件的第三代通用頻率轉(zhuǎn)發(fā)器(Universal Frequency Translator，UFT)系列。新推出的 UFT 元件為業(yè)界唯一的單晶片可程式化解決方

半導(dǎo)體
2013-11-12

元件 KHZ IDT TIMING
STM32 延時(shí)函數(shù)封裝

STM32 延時(shí)函數(shù)封裝

嵌入式教程
2012-09-08

封裝 STM32 函數(shù) TIMING
GA中網(wǎng)站速度的度量與分析

很多文章都會(huì)說(shuō)到網(wǎng)站速度對(duì)于用戶轉(zhuǎn)化的影響，速度慢的網(wǎng)站用戶更容易離開，尤其是可以找到替代內(nèi)容的情況下。那么如何度量網(wǎng)站的加載速度呢，之前大家的做法是在頁(yè)面的頭部記一下時(shí)間：var start = new Date().ge

通信技術(shù)
2012-08-09

瀏覽器 GE SE TIMING
FPGA常犯錯(cuò)誤集錦

1) QuartusII對(duì)代碼進(jìn)行時(shí)序仿真時(shí)出現(xiàn)Error: Can't continue timing simulation because delay annotation information for design is missing.原因：如果只需要進(jìn)行功能仿真，不全編譯也是可以進(jìn)行下去的，但時(shí)序仿

充電吧
2012-02-06

FPGA CAN WARNING TIMING
FPGA常犯錯(cuò)誤集錦

FPGA常犯錯(cuò)誤集錦

嵌入式軟件
2012-02-04

FPGA CAN WARNING TIMING
微捷碼Tekton榮登EDN2010年度百大熱門產(chǎn)品名單

芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼（Magma）設(shè)計(jì)自動(dòng)化有限公司日前宣布，微捷碼靜態(tài)時(shí)序分析（STA）平臺(tái)Tekton榮登EDN2010年度百大熱門產(chǎn)品排行名單。這張名單上所列的均是被EDN編輯所選中的產(chǎn)品，代表了2010年度最具

消費(fèi)電子
2011-01-10

多模 TE COM TIMING
FPGA設(shè)計(jì)中的時(shí)序管理

FPGA設(shè)計(jì)中的時(shí)序管理

嵌入式教程
2010-10-27

時(shí)序 FPGA設(shè)計(jì) DESIGNER TIMING
Silicon Labs Timing 產(chǎn)品核心技術(shù)介紹

Silicon Labs ((芯科實(shí)驗(yàn)室有限公司，簡(jiǎn)稱Silicon Labs)) TIMING 產(chǎn)品推出市場(chǎng)以來(lái)，因其優(yōu)異的去抖性能、靈活的任意頻點(diǎn)的配置、比競(jìng)爭(zhēng)對(duì)手縮短一半的交貨周期而獲得廣泛的應(yīng)用。Silicon Labs 專利DSPLL技術(shù)作為每一

模擬
2010-06-30

Silicon ABS LAB TIMING
Silicon Labs Timing 產(chǎn)品核心技術(shù)

Silicon Labs ((芯科實(shí)驗(yàn)室有限公司，簡(jiǎn)稱Silicon Labs)) TIMING 產(chǎn)品推出市場(chǎng)以來(lái)，因其優(yōu)異的去抖性能、靈活的任意頻點(diǎn)的配置、比競(jìng)爭(zhēng)對(duì)手縮短一半的交貨周期而獲得廣泛的應(yīng)用。Silicon Labs 專利DSPLL技術(shù)作為每一

數(shù)字電源
2010-06-28

Silicon ABS LAB TIMING
Silicon Labs Timing 產(chǎn)品核心技術(shù)

Silicon Labs Timing 產(chǎn)品核心技術(shù)

嵌入式動(dòng)態(tài)
2010-06-28

Silicon ABS LAB TIMING
Cadence喜迎第100家Encounter Timing System用戶

Cadence設(shè)計(jì)系統(tǒng)公司宣布創(chuàng)新的 Cadence® Encounter® Timing System 簽收解決方案自從一年前推出以來(lái)，已經(jīng)為100家客戶所采用和配置。Encounter Timing System目前已經(jīng)被TSMC、Freescale 半導(dǎo)體和智原科技.等

電子設(shè)計(jì)自動(dòng)化
2007-12-06

COUNTER SYSTEM CADENCE TIMING

TIMING

Cadence新版Allegro TimingVision environment加速高速接口設(shè)計(jì)高達(dá)67%

IDT第三代UFT可產(chǎn)生8種不同輸出頻率

STM32 延時(shí)函數(shù)封裝

GA中網(wǎng)站速度的度量與分析

FPGA常犯錯(cuò)誤集錦

FPGA常犯錯(cuò)誤集錦

微捷碼Tekton榮登EDN2010年度百大熱門產(chǎn)品名單

FPGA設(shè)計(jì)中的時(shí)序管理

Silicon Labs Timing 產(chǎn)品核心技術(shù)介紹

Silicon Labs Timing 產(chǎn)品核心技術(shù)

Silicon Labs Timing 產(chǎn)品核心技術(shù)

Cadence喜迎第100家Encounter Timing System用戶

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻